[发明专利]一种半导体器件的形成方法及半导体器件有效
申请号: | 202011296157.5 | 申请日: | 2020-11-18 |
公开(公告)号: | CN112103390B | 公开(公告)日: | 2021-02-05 |
发明(设计)人: | 刘峻 | 申请(专利权)人: | 长江先进存储产业创新中心有限责任公司 |
主分类号: | H01L45/00 | 分类号: | H01L45/00;H01L27/24 |
代理公司: | 北京派特恩知识产权代理有限公司 11270 | 代理人: | 李洋;张颖玲 |
地址: | 430014 湖北省武汉市东湖新技术开发区*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体器件 形成 方法 | ||
本申请实施例公开了一种半导体器件的形成方法及半导体器件,其中,所述方法包括:形成半导体堆叠结构;选取所述半导体堆叠结构中的至少一层作为待处理层,在第一方向上,对所述待处理层进行刻蚀,以形成沿第二方向交替排列的第一刻蚀间隙和第一相变结构体,所述第一相变结构体的表面具有第一粗糙度,所述第一方向垂直于所述第二方向;对每一所述第一相变结构体的表面进行粗糙化处理,以使得处理后的第一相变结构体的表面具有第二粗糙度,且所述第二粗糙度大于所述第一粗糙度;在所述处理后的第一相变结构体周围沉积第一封装层,形成所述半导体器件。
技术领域
本申请实施例涉及半导体技术领域,涉及但不限于一种半导体器件的形成方法及半导体器件。
背景技术
在商用的半导体器件中,如三维相变存储器(Three Dimensional Phase ChangeMemory,3D PCM)中,字线(Word Line,WL)和位线(Bit Line,BL)由20nm/20nm线或空隙(Line/Space,L/S)图案形成。存储单元放置在相互垂直WL和BL之间的交点处,形成交叉点架构。
3D PCM存储单元由氮化硅薄层封装,以防止相变材料的扩散。然而,3D PCM中相变材料和相变材料上方、下方的电极与封装层之间的粘附性不好,容易引起相变材料沿电极材料的侧壁界面扩散以及相变材料的成分改变。
发明内容
有鉴于此,本申请实施例提供一种半导体器件的形成方法及半导体器件,能够提高半导体器件中相变材料和相变材料上方、下方的电极与封装层之间的粘附性,防止相变材料沿电极材料的侧壁扩散,并防止相变材料的成分改变。
本申请实施例的技术方案是这样实现的:
第一方面,本申请实施例提供一种半导体器件的形成方法,所述方法包括:
形成半导体堆叠结构;
选取所述半导体堆叠结构中的至少一层作为待处理层,在第一方向上,对所述待处理层进行刻蚀,以形成沿第二方向交替排列的第一刻蚀间隙和第一相变结构体,所述第一相变结构体的表面具有第一粗糙度,所述第一方向垂直于所述第二方向;
对每一所述第一相变结构体的表面进行粗糙化处理,以使得处理后的第一相变结构体的表面具有第二粗糙度,且所述第二粗糙度大于所述第一粗糙度;
在所述处理后的第一相变结构体周围沉积第一封装层,形成所述半导体器件。
在其他实施例中,所述形成半导体堆叠结构包括:由下至上依次堆叠形成中间电极层、相变材料层和顶部电极层;
所述选取所述半导体堆叠结构中的至少一层作为待处理层,包括:
选取所述相变材料层和所述顶部电极层作为所述待处理层;
对应地,所述在第一方向上,对所述待处理层进行刻蚀,包括:
在所述第一方向上,由上至下依次刻蚀所述顶部电极层和所述相变材料层,直至暴露出所述中间电极层为止;其中,刻蚀所述顶部电极层和所述相变材料层的刻蚀方向,与所述第一方向和所述第二方向垂直。
在其他实施例中,所述对每一所述第一相变结构体的表面进行粗糙化处理,包括:将特定类型的保护气体,以预设参数作用于每一所述第一相变结构体的表面以进行所述粗糙化处理。
在其他实施例中,所述将特定类型的保护气体,以预设参数作用于每一所述第一相变结构体的表面以进行所述粗糙化处理,包括:
将特定类型的第一保护气体,以第一参数作用于每一所述第一相变结构体的表面,实现对所述第一相变结构体表面的清洁处理;和/或,
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江先进存储产业创新中心有限责任公司,未经长江先进存储产业创新中心有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011296157.5/2.html,转载请声明来源钻瓜专利网。