[发明专利]动态检测FPGA芯片内压降的方法及FPGA芯片

说明书

本发明提供一种动态检测FPGA芯片内压降的方法及FPGA芯片，属于芯片设计领域。所述方法包括：在FPGA芯片内部设置模数转换模块，通过所述模数转换模块将所述FPGA芯片的内部电路的输入电压转换为数字信号并输出；通过对FPGA芯片进行编程来配置FPGA芯片内的逻辑资源，以监控所述模数转换模块输出的数字信号的变化情况，根据所述模数转换模块输出的数字信号的变化情况确定所述FPGA芯片的内部电路的输入电压的压降。本发明通过在FPGA芯片中加入模数转换模块将内部电路的输入电压转换为数字信号，根据数字信号的变化情况确定内部电路的电源压降，实现对FPGA芯片内部电源设计薄弱的区域或动态功耗较大的模块的电源压降的检测，以防止FPGA芯片因局部电源压降过大发生异常。

技术领域

本发明涉及芯片设计领域，具体地涉及一种动态检测FPGA芯片内压降的方法以及一种可动态检测内部压降的FPGA芯片。

背景技术

FPGA（Field Programmable Gate Array，现场可编程逻辑门阵列）芯片是一种基于可编程的逻辑列阵的可重复编程的集成电路，包括可编程输入输出模块、可配置逻辑模块、数字时钟管理模块、嵌入式静态存储器、内嵌专用硬核等内部电路以及布线资源。布线资源连通FPGA芯片内部的所有单元/模块，而连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。FPGA 芯片内部有着丰富的布线资源，根据连线的工艺、长度、宽度和分布位置的不同划分为四个不同的类别。第一类是全局布线资源，用于芯片内部全局时钟和全局复位/ 置位的布线；第二类是长线资源，用以完成芯片Bank 间的高速信号和第二全局时钟信号的布线；第三类是短线资源，用于完成基本逻辑单元之间的逻辑互连和布线；第四类是分布式的布线资源，用于专有时钟、复位等控制信号线。FPGA的逻辑是通过向内部静态存储器加载编程数据来实现的，存储在静态存储器中的值决定逻辑单元的逻辑功能以及各模块之间的联接方式，从而决定FPGA所能实现的功能。FPGA具有可重复编程、逻辑资源和布线资源丰富、开发速度块、投资较低等优点，在通信、消费电子、视频监控和军工等领域应用广泛。

IR-Drop电源压降(以下简称IR-Drop)是指在集成电路的电源线和地线网络上，电源提供的电流在电源线和地线上流过较长距离，造成实际功能电路得到的电源电压下降的一种现象。随着集成电路设计和半导体工艺的发展，芯片的规模越来越大，电路的集成度越来越高，金属连线的宽度越来越窄，通过芯片内的金属连线为芯片的内部电路提供电源和地的时候，该电路所得到的实际电源电压值为芯片供电电源减去电源金属线和地线金属线上的压降之后的电压。IR-Drop的大小取决于电路消耗电流的大小和电流流经电源线和地线的等效电阻的大小。

FPGA芯片内不同位置的可配置逻辑模块、数字时钟管理模块、嵌入式静态存储器、内嵌专用硬核等通过金属连线相互连通，从而协调合作完成所需功能。FPGA芯片的电路规模和功耗普遍较大，一个中型FPGA的功耗就可达到几百毫安。由于FPGA芯片内部的为其子电路供电的电源线和地线宽度为几十微米，而电源线和地线的长度可达到几毫米，因此当FPGA芯片的内部电路在同时工作时，一些功耗较大的子电路（例如嵌入式静态存储器）上会有较大的IR-Drop，造成这些子电路实际供电电源的电压过低而出现信号完整性问题或功能、时序错误等问题，导致FPGA芯片无法正常工作。FPGA芯片内部局部电路的IR-Drop较高，在一些特定的条件下会出现错误，例如芯片内大量数据同步进行翻转造成短时功耗过大，进一步造成局部IR-Drop过大，此时芯片会间歇性的表现出一些功能故障。IR-Drop的另一个影响就是会明显减低芯片的工作速度。试验表明，逻辑电路上5%的IR-Drop甚至会导致该电路的工作速度降低15%。

由于IR-Drop的各种影响，在FPGA芯片设计中IR-Drop是重点考虑因素之一。如何检测FPGA芯片内的IR-Drop，尤其是动态实时监控重点区域（瞬时功耗大的子电路）的IR-Drop，是目前急需解决的问题。

发明内容

本发明的目的是提供一种动态检测FPGA芯片内压降的方法及FPGA芯片，以检测FPGA芯片内部电路中动态功耗较大的子电路的电源压降。