[发明专利]带隙基准电路

权利要求书

1.一种带隙基准电路，其特征在于，所述带隙基准电路包括：

电源模块，与电源端相连接，用于输出电流信号；以及

误差放大模块，包括运算放大器，与所述电源模块相连接，用于对所述电流信号进行补偿，以使得所述带隙基准电路输出第一参考源电压。

2.根据权利要求1所述的带隙基准电路，其特征在于，所述电源模块包括第一晶体管Q1、第二晶体管Q2、第一电阻R1、第二电阻R2、第三电阻R3和第九MOS管MP9，

所述第一晶体管Q1的集电极和基极接地，所述第二晶体管Q2的集电极和基极接地；

所述第一晶体管Q1的发射极通过所述第一电阻R1与所述第九MOS管MP9的漏极相连接；

所述第二晶体管Q2的发射极通过所述第三电阻R3和所述第二电阻R2与所述第九MOS管MP9的漏极相连接；

所述第九MOS管MP9的源极与所述电源端相连接，所述第九MOS管MP9的栅极与所述误差放大模块相连接。

3.根据权利要求2所述的带隙基准电路，其特征在于，所述误差放大模块包括多个运算放大器，且所述多个运算放大器之间级联连接以构成多级运放结构。

4.根据权利要求3所述的带隙基准电路，其特征在于，所述多个运算放大器中的每个运算放大器的结构相同，所述运算放大器包括第十MOS管MP10、第一MOS管MP1、第二MOS管MP2、第三MOS管MP3和第四MOS管MP4，

所述第十MOS管MP10的源极与所述电源端相连接，所述第十MOS管MP10的漏极与所述第一MOS管MP1的源极和所述第二MOS管MP2的源极相连接，所述第十MOS管MP10用于提供尾电流；

所述第一MOS管MP1的漏极与所述第三MOS管MP3的源极相连接后接入下一级的运算放大器，所述第一MOS管MP1的栅极与所述第一晶体管Q1的发射极相连接；

所述第二MOS管MP2的漏极与所述第四MOS管MP4的源极相连接后接入下一级的运算放大器，所述第二MOS管MP2的栅极与所述第二晶体管Q2的发射极相连接；

所述第三MOS管MP3的漏极与接地端相连接，所述第三MOS管MP3的栅极与所述第四MOS管MP4的栅极相连接，

其中，所述第一MOS管MP1和所述第二MOS管MP2为输入管，所述第三MOS管MP3和所述第四MOS管MP4为一组电流镜。

5.根据权利要求4所述的带隙基准电路，其特征在于，所述运算放大器还包括第六电阻R6，所述第六电阻R6的一端与所述接地端相连接，另一端与所述第三MOS管MP3的栅极和所述第四MOS管MP4的栅极相连接，用于滤除所述接地端的噪声。

6.根据权利要求4所述的带隙基准电路，其特征在于，所述误差放大模块还包括运算放大器A，所述运算放大器A的输出端与所述第九MOS管MP9的栅极和所述误差放大模块中用于提供尾电流的MOS管的栅极相连接，用于将所述多个运算放大器的差分输出转换为单端输出。

7.根据权利要求4所述的带隙基准电路，其特征在于，每个所述运算放大器中的两个输入管工作在亚阈区且所述两个输入管之间的宽长比不相等。

8.根据权利要求1所述的带隙基准电路，其特征在于，所述带隙基准电路还包括：

分压电阻，设置在所述带隙基准电路的输出端和接地端之间，用于分压所述第一参考源电压以使得所述带隙基准电路输出具有不同电压值的参考源电压。

9.根据权利要求8所述的带隙基准电路，其特征在于，所述分压电阻包括第四电阻R4和第五电阻R5；

所述第四电阻R4和所述第五电阻R5串联连接后接入所述输出端和所述接地端之间，

其中，在所述第四电阻R4和所述第五电阻R5之间的公共点输出第二参考源电压。

10.根据权利要求2所述的带隙基准电路，其特征在于，所述第一电阻R1、第二电阻R2和第三电阻R3为同种类型电阻。