[发明专利]用于补偿时钟信号的补偿电路和包括其的存储器设备

说明书

一种存储器设备包括延迟锁定环(DLL)、时钟补偿电路和数据输入/输出(I/O)电路。DLL输出第一时钟信号和第二时钟信号。时钟补偿电路调节输出节点的电压电平，并基于输出节点的电压电平生成内部时钟信号。数据I/O电路基于内部时钟信号向外部输出数据。时钟补偿电路包括第一脉冲调节电路和第二脉冲调节电路。第一脉冲调节电路连接到第一输出节点，并基于第一时钟信号和第一输出节点的电压电平来输出第一调节电流。第二脉冲调节电路连接到第二输出节点，并基于第二时钟信号和第二输出节点的电压电平来输出第二调节电流。

相关申请的交叉引用

本申请根据要求2019年12月11日在韩国知识产权局提交的第 10-2019-0164400号韩国专利申请的优先权，其公开内容通过引用整体结合于本文。

技术领域

本文描述的本发明构思的实施例涉及一种补偿电路，并且更具体地，涉及一种用于补偿时钟信号的补偿电路和包括该补偿电路的存储器设备。

背景技术

半导体存储器设备可分类为易失性存储器设备或非易失性存储器设备。易失性存储器设备是指当电力断开时丢失存储在其中的数据的存储器设备。作为易失性存储器设备，动态随机存取存储器(DRAM)正被用在各种设备中，诸如移动系统、服务器和图形设备。

存储器设备可以与从存储器设备的外部施加的时钟同步操作。存储器设备可以包括延迟锁定环(delay locked loop，DLL)。DLL可以延迟从外部施加的时钟，并且可以生成在存储器设备中使用的内部时钟。基于内部时钟，存储器设备可以控制存储器设备中的组件，或者可以向存储器控制器发送数据。

存储器设备的时钟生成电路可以基于具有由用户或存储器控制器设置的周期的内部时钟来生成时钟脉冲信号。然而，在由于工艺、电压和温度(PVT) 变化而没有从时钟生成电路输出时钟脉冲信号的情况下，存储器设备可能无法向存储器控制器发送数据，或者数据传输可能被延迟。

发明内容

本发明构思的实施例提供了用于补偿内部时钟信号的补偿电路。

根据示例性实施例，一种时钟补偿电路可以包括第一开关电路、第一脉冲调节电路、第二开关电路和第二脉冲调节电路。第一开关电路可以基于第一时钟信号确定是否将第一节点电连接到第二节点；第一脉冲调节电路连接到第一输出节点，并且当第二节点与第一节点电断开时，可以基于第一输出节点的电压电平输出第一调节电流，并且可以响应于第一时钟信号来阻断第一调节电流。第二开关电路可以基于不同于第一时钟信号的第二时钟信号来确定是否将第三节点电连接到第四节点。当第四节点与第三节点电断开时，第二脉冲调节电路可以基于第二输出节点的电压电平输出第二调节电流，并且可以响应于第二时钟信号来阻断第二调节电流。第一脉冲调节电路和第二脉冲调节电路可以反馈第一输出节点的电压和第二输出节点的电压并且可以调节第二节点的电压电平和第四节点的电压电平。

根据示例性实施例，一种存储器设备可以包括延迟锁定环(DLL)、时钟补偿电路和数据输入/输出(I/O)电路。DLL可以输出第一时钟信号和不同于第一时钟信号的第二时钟信号。时钟补偿电路连接到输出节点，并且可以基于第一时钟信号和第二时钟信号调节输出节点的电压电平，以及可以基于输出节点的电压电平生成内部时钟信号。数据I/O电路可以基于内部时钟信号将数据输出到存储器设备的外部。时钟补偿电路可以包括第一脉冲调节电路和第二脉冲调节电路。第一脉冲调节电路连接到第一输出节点，并且可以基于第一时钟信号和第一输出节点的电压电平来确定是否输出第一调节电流。第二脉冲调节电路连接到第二输出节点并且可以基于第二时钟信号和第二输出节点的电压电平来确定是否输出第二调节电流。