[发明专利]集成电路、存储器器件及其操作方法

说明书

本文公开涉及一种集成电路，包括耦合到静态随机存取存储器(SRAM)的多个磁性隧道结(MTJ)单元。在一个方面，集成电路包括具有第一端口和第二端口的SRAM，以及耦合到SRAM的第一端口的一组传输晶体管。在一个方面，集成电路包括一组MTJ单元，其中一组MTJ单元中的每个耦合在选择线和一组传输晶体管中的对应一个之间。本申请的实施例还涉及存储器器件及其操作方法。

技术领域

本申请的实施例涉及集成电路、存储器器件及其操作方法。

背景技术

电子设备(例如计算机、便携式设备、智能电话、物联网(IoT)设备等)的发展促使人们对存储器器件的需求增加。通常，存储器器件可以是易失性存储器器件和非易失性存储器器件。易失性存储器器件可以在通电时存储数据，但是一旦电源关闭，可能丢失存储的数据。与易失性存储器器件不同，非易失性存储器器件即使在电源关闭后也可以保留数据，但是可能比易失性存储器器件慢。

发明内容

根据本申请的一方面，提供了一种集成电路，包括：第一静态随机存取存储器(SRAM)，具有第一端口和第二端口；第一组传输晶体管；以及第一组磁性隧道结(MTJ)单元，第一组MTJ单元中的每个和第一组传输晶体管中的对应一个彼此串联耦合在第一选择线和第一SRAM的第一端口之间。

根据本申请的另一方面，提供了一种存储器器件，包括：第一静态随机存取存储器(SRAM)；第二SRAM；第一组磁性隧道结(MTJ)单元，耦合到第一SRAM；第二组MTJ单元，耦合到第二SRAM；以及存储器控制器，用于：在第一时间段期间通过第一SRAM将第一位写入第一组MTJ单元中的一个，和在第二时间段期间通过第二SRAM将第二位写入第二组MTJ单元中的一个，第一时间段和第二时间段彼此部分地重叠。

根据本申请的又一方面，提供了一种操作存储器器件的方法，包括：向第一静态随机存取存储器(SRAM)的第一端口施加参考电阻；向第一SRAM的第二端口施加将第一组磁性隧道结(MTJ)单元中的一个的电阻，根据施加到第一端口的参考电阻与施加到第一SRAM的第二端口的第一组MTJ单元中的一个的电阻之间的差异，第一SRAM用于生成第一SRAM的第一端口或第二端口处的电压；以及根据电压确定由第一组MTJ单元中的一个储存的位。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一个实施例的存储器器件的图。

图2是根据一些实施例的在写入阶段的储存电路的图，储存电路包括具有多个磁隧道结(MTJ)单元的静态随机存取存储器(SRAM)。

图3是根据一些实施例的将数据写入储存电路的方法的流程图，储存电路包括SRAM和多个MTJ单元。

图4是根据一些实施例的两个储存电路的图，每个储存电路包括SRAM和多个MTJ单元。

图5是根据一些实施例的对储存电路的参考MTJ单元进行编程的方法的流程图，储存电路包括SRAM和多个MTJ单元。

图6是根据一些实施例的在读取阶段的储存电路的图，储存电路包括SRAM和多个MTJ单元。

图7是根据一些实施例的从储存电路读取数据的方法的流程图，储存电路包括SRAM和多个MTJ单元。

图8是根据一些实施例的储存电路的流水线操作的方法的流程图，每个储存电路包括SRAM和多个MTJ单元。

图9是根据一些实施例的储存电路的流水线操作的时序图，每个储存电路包括SRAM和多个MTJ单元。

图10是描述根据一些实施例的储存电路的流水线操作的表，每个储存电路包括SRAM和多个MTJ单元。