[发明专利]相位插值器系统、芯片和电子设备

权利要求书

1.一种相位插值器系统，其特征在于，包括：锁相环、电压驱动器和相位插值器；

所述相位插值器包括：相位选择器和相位插值器核心模块；

所述相位选择器与所述相位插值器核心模块连接；

所述锁相环的第一输出端与所述电压驱动器连接；

所述电压驱动器的输出端与所述相位选择器的输入端和所述相位插值器核心模块的输入端连接，用于为所述相位选择器和所述相位插值器核心模块供电，所述电压驱动器为所述相位插值器核心模块提供的第一电压与所述锁相环的第一输出端输出的第二电压的电压差小于预设值；

所述锁相环的第二输出端与所述相位选择器连接，用于提供相位时钟。

2.根据权利要求1所述的相位插值器系统，其特征在于，所述电压驱动器包括：第一运算放大器；

所述锁相环的第一输出端与所述电压驱动器的第一运算放大器的同相输入端连接；

所述第一运算放大器的反相输入端与所述第一运算放大器的输出端作为所述电压驱动器的输出端，与所述相位选择器的输入端和所述相位插值器核心模块的输入端连接。

3.根据权利要求1所述的相位插值器系统，其特征在于，所述电压驱动器包括：第二运算放大器、第一电容和第一晶体管；

所述锁相环的第一输出端与所述第二运算放大器的同相输入端连接；

所述第二运算放大器的输出端与所述第一晶体管的栅极连接；

所述第一电容的一端连接在所述第二运算放大器的输出端与所述第一晶体管的栅极之间；

所述第一晶体管的漏极与电源连接，所述第一晶体管的源极与所述第二运算放大器的输出端作为所述电压驱动器的输出端，与所述相位选择器的输入端和所述相位插值器核心模块的输入端连接。

4.根据权利要求1所述的相位插值器系统，其特征在于，所述电压驱动器包括：第一电阻、第二电容和第二晶体管；

所述锁相环的第一输出端与所述第一电阻的第一端连接；

所述第二电容的一端连接在所述第一电阻的第二端与所述第二晶体管的栅极之间；

所述第一电阻的第二端与所述第二晶体管的栅极连接；

所述第二晶体管的漏极与电源连接，所述第二晶体管的源极作为所述电压驱动器的输出端，与所述相位选择器的输入端和所述相位插值器核心模块的输入端连接。

5.根据权利要求1所述的相位插值器系统，其特征在于，所述电压驱动器包括：第三运算放大器和密勒补偿模块；

所述锁相环的第一输出端与所述电压驱动器的第三运算放大器的同相输入端连接；

所述密勒补偿模块连接在所述第三运算放大器的输出端，与所述第三运算放大器的反相输入端形成所述电压驱动器的输出端，与所述相位选择器的输入端和所述相位插值器核心模块的输入端连接。

6.根据权利要求5所述的相位插值器系统，其特征在于，所述第三运算放大器，包括：第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管；

所述第三晶体管的栅极作为所述第三运算放大器反相输入端；

所述第四晶体管的栅极作为所述第三运算放大器同相输入端；

所述第三晶体管的漏极与第五晶体管的漏极和栅极连接，所述第五晶体管的源极接地；

所述第四晶体管的漏极与所述第六晶体管的漏极连接，所述第六晶体管的源极接地；

所述第五晶体管的栅极与所述第六晶体管的栅极连接；

所述第七晶体管的漏极与所述第三晶体管的源极和所述第四晶体管的源极连接，所述第七晶体管的源极与一电源连接；

所述第七晶体管的栅极与所述第十晶体管的栅极和漏极连接；

所述第八晶体管的栅极与所述第七晶体管的栅极连接；

所述第八晶体管的漏极与所述第九晶体管的漏极连接；

所述第九晶体管的栅极与所述第四晶体管的漏极连接；

所述第九晶体管的栅极与所述第六晶体管的漏极连接；

所述第九晶体管的源极接地；

所述密勒补偿模块的一端与所述第九晶体管的栅极连接；

所述密勒补偿模块的另一端与所述第九晶体管的漏极连接。