[发明专利]一种FPGA软硬件协同仿真系统及方法

说明书

本申请公开了一种FPGA软硬件协同仿真系统及方法，该系统包括：上位机和FPGA板卡；其中，上位机，包括仿真软件单元和第一通信单元；所述仿真软件单元，用于根据预设的仿真时钟频率循环提取预设时间段内的仿真激励数据以及接收并显示所述FPGA板卡反馈的仿真结果数据；所述第一通信单元，用于将所述仿真激励数据发送给所述FPGA板卡，以及接收所述FPGA板卡基于所述仿真激励数据反馈的仿真结果数据；FPGA板卡，与所述仿真软件单元连接，用于装载被测FPGA设计工程，并根据所述仿真激励数据进行仿真运算得到所述仿真结果数据。本申请解决了现有技术中仿真测试的效率较低的技术问题。

技术领域

本申请涉及FPGA仿真技术领域，尤其涉及一种FPGA软硬件协同仿真系统及方法。

背景技术

随着FPGA技术的迅猛发展，FPGA芯片被广泛应用于多个领域。为了保障FPGA芯片的正常运行，在FPGA芯片设计过程中，对FPGA芯片测试是必要的步骤，也是保障FPGA芯片设计质量的有效手段之一。随着应用环境越来越复杂，FPGA芯片仿真难度也在日益快速增长。因此，如何加快FPGA芯片的开发速度，缩短FPGA芯片验证的周期是FPGA技术中的一个重要环节。

目前，主要采用FPGA软硬件协同仿真系统对FPGA进行仿真。现有的FPGA软硬件协同仿真系统主要包括设置于用户PC端中的软件系统部分和对集成电路芯片进行模拟的硬件系统部分。在FPGA仿真测试过程中，软件系统部分用于生成测试激励信号以及处理部分被测FPGA设计，硬件系统部分用于对其他部分被测FPGA设计进行测试得到测试数据。由于现有的FPGA软硬件协同仿真系统在对FPGA进行仿真时是对部分被测FPGA设计工程，而不能对全部的被测FPGA设计工程进行测试，导致仿真测试的效率较低。

发明内容

本申请解决的技术问题是：针对现有技术中仿真测试的效率较低的问题，本申请提供了一种FPGA软硬件协同仿真系统及方法，本申请实施例所提供的方案中，将被测FPGA设计工程整体装载到FPGA板卡，能够在FPGA板卡中对被测FPGA设计工程整体进行仿真验证，避免现有技术中对部分被测FPGA设计进行验证，所导致仿真测试的效率较低的问题。

第一方面，本申请实施例提供一种FPGA软硬件协同仿真系统，该系统包括：上位机和FPGA板卡；其中，

所述上位机，包括仿真软件单元和第一通信单元；所述仿真软件单元，用于根据预设的仿真时钟频率循环提取预设时间段内的仿真激励数据以及接收并显示所述FPGA板卡反馈的仿真结果数据；所述第一通信单元，用于将从所述仿真软件单元接收的所述仿真激励数据发送给所述FPGA板卡，以及将从所述FPGA板卡接收的所述仿真结果数据发送给所述仿真软件单元；

所述FPGA板卡，与所述仿真软件单元连接，用于装载被测FPGA设计工程，并根据所述仿真激励数据进行仿真运算得到所述仿真结果数据。

可选地，所述FPGA板卡包括主FPGA模块和从FPGA模块；其中，

所述主FPGA模块，与所述仿真软件单元以及所述从FPGA模块连接，用于将所述仿真激励数据发送给所述从FPGA模块，以及将从所述从FPGA模块接收的所述仿真结果数据发送给所述仿真软件单元；

所述从FPGA模块，用于加载所述被测FPGA设计工程，并根据所述仿真激励数据进行仿真运算得到所述仿真结果数据。

可选地，所述主FPGA模块，包括：第二通信单元、DDR3读写仲裁单元、DDR3数据缓存器以及第三通信单元；其中，

所述DDR3数据缓存器，包括激励数据存储区和仿真结果数据存储区，所述激励数据存储区用于缓存所述仿真激励数据，所述仿真结果数据存储区用于缓存所述仿真结果数据；