[发明专利]一种时钟频率校准方法及装置

权利要求书

1.一种时钟频率校准方法，其特征在于，包括：

获取目标时钟频率的标准时钟信号；

将所述标准时钟信号进行N分频处理并同步至待校准时钟域，得到同步时钟信号；

对所述同步时钟信号做上升沿检测，得到中间检测信号；

将计数器的两路信号与所述中间检测信号进行逻辑操作，得到时钟源修调数值增减的总控制信号；具体包括：其中，所述总控制信号包括第一控制信号和第二控制信号；当所述中间检测信号为1，所述计数器的数值为(N-1)时，所述总控制信号的第一控制信号和第二控制信号均为0；当所述中间检测信号为1，所述计数器的数值小于(N-1)时，所述总控制信号的第一控制信号为1，第二控制信号为0；当所述中间检测信号为1，所述计数器的数值大于(N-1)时，所述总控制信号的第一控制信号为0，第二控制信号为1；

根据所述总控制信号，对待校准时钟源进行时钟频率校准。

2.根据权利要求1所述的时钟频率校准方法，其特征在于，所述对所述同步时钟信号做上升沿检测，得到中间检测信号，包括：

所述同步时钟信号每检测到一个上升沿，产生一个脉冲的中间检测信号，所述中间检测信号维持一个待校准时钟周期。

3.根据权利要求1所述的时钟频率校准方法，其特征在于，计数器在所述中间检测信号为1的下一个待校准时钟上升沿时被清零；所述中间检测信号为0时，计数器的数值随着每个待校准时钟上升沿加1。

4.根据权利要求1所述的时钟频率校准方法，其特征在于，所述根据所述总控制信号，对待校准时钟源进行时钟频率校准，包括：

当所述第一控制信号和所述第二控制信号均为0时，保持所述待校准时钟源当前的修调值；

当所述第一控制信号为1，所述第二控制信号为0时，判定此时待校准时钟源的时钟频率小于标准时钟信号的时钟频率，通过所述第一控制信号控制数据选择器选择时钟源修调寄存器加1的通路，使得时钟源的修调值变大，时钟源的频率加快；

当所述第一控制信号为0，所述第二控制信号为1时，判定此时待校准时钟源的时钟频率大于标准时钟信号的时钟频率，通过所述第二控制信号控制数据选择器选择时钟源修调寄存器减1的通路，使得时钟源的修调值减小，时钟源的频率减慢。

5.一种时钟频率校准装置，其特征在于，包括：

标准信号获取模块，用于获取标准时钟信号；

分频同步模块，用于将所述标准时钟信号进行N分频处理并同步至待校准时钟域，得到同步时钟信号；

检测模块，用于对所述同步时钟信号做上升沿检测，得到中间检测信号；

控制信号获取模块，用于将计数器的两路信号与所述中间检测信号进行逻辑操作，得到时钟源修调数值增减的总控制信号；所述控制信号获取模块生成的总控制信号包括第一控制信号和第二控制信号；当所述中间检测信号为1，所述计数器的数值为(N-1)时，所述总控制信号的第一控制信号和第二控制信号均为0；当所述中间检测信号为1，所述计数器的数值小于(N-1)时，所述总控制信号的第一控制信号为1，第二控制信号为0；当所述中间检测信号为1，所述计数器的数值大于(N-1)时，所述总控制信号的第一控制信号为0，第二控制信号为1；

修调模块，用于根据所述总控制信号，对待校准时钟源进行时钟频率校准。

6.根据权利要求5所述的时钟频率校准装置，其特征在于，所述检测模块具体用于检测所述同步时钟信号的上升沿，所述同步时钟信号每检测到一个上升沿，产生一个脉冲的中间检测信号，所述中间检测信号维持一个待校准时钟周期。

7.根据权利要求5所述的时钟频率校准装置，其特征在于，所述控制信号获取模块用于将中间检测信号进行逻辑操作时，计数器在所述中间检测信号为1时的下一个待校准时钟上升沿时被清零；所述中间检测信号为0时，计数器的数值随着每个待校准时钟上升沿加1。

8.根据权利要求5所述的时钟频率校准装置，其特征在于，所述修调模块具体用于：

当所述第一控制信号和所述第二控制信号均为0时，保持所述待校准时钟源当前的修调值；

当所述第一控制信号为1，所述第二控制信号为0时，判定此时待校准时钟源的时钟频率小于标准时钟信号的时钟频率，通过所述第一控制信号控制数据选择器选择时钟源修调寄存器加1的通路，使得时钟源的修调值变大，时钟源的频率加快；

当所述第一控制信号为0，所述第二控制信号为1时，判定此时待校准时钟源的时钟频率大于标准时钟信号的时钟频率，通过所述第二控制信号控制数据选择器选择时钟源修调寄存器减1的通路，使得时钟源的修调值减小，时钟源的频率减慢。