[发明专利]一种时钟频率校准方法及装置

说明书

本发明公开了一种时钟频率校准方法及装置，涉及嵌入式系统技术领域。方法包括：获取目标时钟频率的标准时钟信号；将所述标准时钟信号进行N分频处理并同步至待校准时钟域，得到同步时钟信号；对所述同步时钟信号做上升沿检测，得到中间检测信号；将计数器的两路信号与所述中间检测信号进行逻辑操作，得到时钟源修调数值增减的总控制信号；根据所述总控制信号，对待校准时钟源进行时钟频率校准。本发明通过外部输入一个确定个数的精准频率的目标时钟，由内部的数字修调电路自动对芯片内部时钟源进行修调，能够简化对芯片内部时钟源修调的操作，实现使用相同的操作流程对工艺偏差不同的芯片修调。

技术领域

本发明涉及嵌入式系统技术领域，尤其涉及一种时钟频率校准方法及装置。

背景技术

时钟信号是数字电路工作的基础。在芯片中，时钟电路是否稳定，往往是芯片中数字电路可靠工作的首要条件。时钟信号是否精准，通常也决定着芯片是否可以正常工作。芯片中，时钟信号来自于时钟源，而时钟源通常是芯片内部的一块模拟电路。由于生产工艺的偏差，模拟时钟源产生的时钟信号的频率与设计目标会有少量的偏差，这就需要对模拟时钟源进行修调，以得到一个精准频率的时钟信号供数字电路使用。

芯片中，时钟源的修调通常是在量产测试中进行的。常见的做法是，芯片在量产测试时进入特定的测试模式，在这种模式下，时钟信号通过IO接口引出。测试中，改变模拟电路的修调值，并且监控IO输出的时钟源的频率，将时钟源的输出频率修调到目标值。由于每片芯片在生产过程中往往引入的工艺偏差不同，修调值需要更改的幅度也不同，这种模式下的芯片测试有一致性不好的缺点。

发明内容

本发明目的在于，提供一种时钟频率校准方法及装置，通过外部输入一个确定个数的精准频率的目标时钟，由内部的数字修调电路自动对芯片内部时钟源进行修调，以简化对芯片内部时钟源修调的操作。

为实现上述目的，本发明实施例提供一种时钟频率校准方法，包括：获取目标时钟频率的标准时钟信号；将所述标准时钟信号进行N分频处理并同步至待校准时钟域，得到同步时钟信号；对所述同步时钟信号做上升沿检测，得到中间检测信号；将计数器的两路信号与所述中间检测信号进行逻辑操作，得到时钟源修调数值增减的总控制信号；根据所述总控制信号，对待校准时钟源进行时钟频率校准。

具体地，所述对所述同步时钟信号做上升沿检测，得到中间检测信号，包括：所述同步时钟信号每检测到一个上升沿，产生一个脉冲的中间检测信号，所述中间检测信号维持一个待校准时钟周期。

具体地，计数器在所述中间检测信号为1的下一个待校准时钟上升沿时被清零；所述中间检测信号为0时，计数器的数值随着每个待校准时钟上升沿加1。

具体地，所述将计数器的两路信号与所述中间检测信号进行逻辑操作，得到时钟源修调数值增减的总控制信号，包括：其中，所述总控制信号包括第一控制信号和第二控制信号；当所述中间检测信号为1，所述计数器的数值为(N-1)时，所述总控制信号的第一控制信号和第二控制信号均为0；当所述中间检测信号为1，所述计数器的数值小于(N-1)时，所述总控制信号的第一控制信号为1，第二控制信号为0；当所述中间检测信号为1，所述计数器的数值大于(N-1)时，所述总控制信号的第一控制信号为0，第二控制信号为1。

具体地，所述根据所述总控制信号，对待校准时钟源进行时钟频率校准，包括：当所述第一控制信号和所述第二控制信号均为0时，保持所述待校准时钟源当前的修调值；当所述第一控制信号为1，所述第二控制信号为0时，判定此时待校准时钟源的时钟频率小于标准时钟信号的时钟频率，通过所述第一控制信号控制数据选择器选择时钟源修调寄存器加1的通路，使得时钟源的修调值变大，时钟源的频率加快；当所述第一控制信号为0，所述第二控制信号为1时，判定此时待校准时钟源的时钟频率大于标准时钟信号的时钟频率，通过所述第二控制信号控制数据选择器选择时钟源修调寄存器减1的通路，使得时钟源的修调值减小，时钟源的频率减慢。