[发明专利]一种集成电路测试中site的管控方法及系统

说明书

本发明公开了一种集成电路测试中site的管控方法及系统，涉及集成电路领域。该方法包括：步骤1，获取bin值排序文件；步骤2，统计集成电路并行测试中每个bin值在不同site下出现的个数，生成统计表；步骤3，根据所述bin值排序文件，对统计表中不符合要求的数据进行剔除，生成优化后的统计表；步骤4，根据优化后的统计表计算bin值百分比；步骤5，根据所述bin值百分比判断site是否可控。本发明能够解决统计百分比时仍然以site总Die数或晶圆总Die数作为基数计算某个bin的百分比，则会导致统计数据失真的问题，达到减少site间差误判漏判问题，提高了生产管控能力，及时发现测试过程趋势性问题，避免了客户损失的效果。

技术领域

本发明涉及集成电路领域，尤其涉及一种集成电路测试中site的管控方法及系统。

背景技术

集成电路(IC)测试是IC产业链中重要的一环，而且是不可或缺的一环，它贯穿于从产品设计开始到完成加工的全过程。目前所指的测试通常是指芯片流片后的测试，定义为对被测电路施加已知的测试矢量，观察其输出结果，并与已知正确输出结果进行比较而判断芯片功能、性能、结构好坏的过程。就其概念而言，测试包含了三方面的内容：已知的测试矢量、确定的电路结构和已知正确的输出结果。

集成电路测试一般用Bin值体现单个Die的测试结果，Fail Die的Bin值说明失败原因，而通常也用各Bin在各Site的分布百分比来衡量对应Bin值是否发生规律性异常。但单纯通过某个Bin在各Site中或整个晶圆的百分比并不是十分客观。因为集成电路测试中，一个Die只能由一个Bin值标识测试结果，并且通常来说测试过程中出现错误便不会继续测试，因此，如果统计百分比时仍然以Site总Die数或晶圆总Die数作为基数计算某个Bin的百分比，则会导致统计数据失真。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种集成电路测试中site的管控方法及系统。

本发明解决上述技术问题的技术方案如下：一种集成电路测试中site的管控方法，包括：

步骤1，获取bin值排序文件；

步骤2，统计集成电路并行测试中每个bin值在不同site下出现的个数，生成统计表；

步骤3，根据所述bin值排序文件，对统计表中不符合要求的数据进行剔除，生成优化后的统计表；

步骤4，根据优化后的统计表计算bin值百分比；

步骤5，根据所述bin值百分比判断site是否可控。

本发明的有益效果是：通过对每个bin值在不同site下出现的个数的统计可以清楚的显示出基础数据，对基础数据进行筛选剔除可以提高数据的纯净度，为最终的判断提供可靠的标准，采用本发明的方法，有效减少Site间差误判漏判问题，提高了生产管控能力，及时发现测试过程趋势性问题，避免了客户损失。

进一步，步骤2具体为：

统计每个bin值在不同site间出现的个数，生成第一数据，统计每个site下的不同bin值的个数，生成第二数据，根据所述第一数据及所述第二数据生成统计表。

采用上述进一步方案的有益效果是，通过对第一数据以及第二数据的生成可以有利于统计表的建立，同时提高了数据的可追溯性，使得复盘查看时更加方便。

进一步，步骤3具体为：

根据所述bin值排序文件，依次对每一个bin值进行测试，当测试结果为错误时，从发生错误的bin值的第一数据中删除该bin值之前的所有测试结果为错误的bin值的第一数据，得到第三数据，根据所述第三数据生成优化后的统计表。