[发明专利]驱动电路及存储芯片

说明书

本公开提供一种驱动电路以及存储芯片，驱动电路包括：放大模块，工作在第一电压域下；输出模块，工作在第二电压域下，所述第二电压域的供电电压大于所述第一电压域的供电电压，所述输出模块的输出端为所述驱动电路的输出端；连接模块，连接所述放大模块的输出端与所述输出模块的输入端；反馈模块，所述反馈模块的输入端连接所述输出模块的输出端，所述反馈模块的输出端连接所述放大模块的输入端。本公开实施例可以利用分别工作在两个电压域的驱动电路的输入端和输出端以及反馈模块提高驱动电路的输出电压精度，降低驱动电路的功耗。

技术领域

本公开涉及集成电路制造技术领域，具体而言，涉及一种工作在多个电压域下的驱动电路以及应用该驱动电路的存储芯片。

背景技术

在DRAM(Dynamic Random Access Memory，动态随机存取存储器)模拟电路中需要在高电压域既有上拉能力又有下拉能力且功耗较小的驱动电路。

相关技术中，为了满足对驱动电路的上拉能力和下拉能力的要求，一般将驱动电路设置为工作在高电压域，但是由于DRAM里高电压域的电压源由电荷泵产生，效率低于50％，因此这种驱动电路通常具有较高的功耗。为了降低功耗，相关技术中也使用将驱动电路设置为工作在低电压域的方案，但这种方案的驱动电路只能提供下拉能力，无法满足对驱动电路的上拉能力的要求，也无法满足对驱动电路的输出电压的精度要求。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种工作在多个电压域下的驱动电路以及应用该驱动电路的存储芯片，用于至少在一定程度上克服由于相关技术的限制和缺陷而导致的驱动电路的驱动电压精度不足、功耗较大、驱动能力不够等问题。

根据本公开的第一方面，提供一种驱动电路，包括：放大模块，工作在第一电压域下；输出模块，工作在第二电压域下，所述第二电压域的供电电压大于所述第一电压域的供电电压，所述输出模块的输出端为所述驱动电路的输出端；连接模块，连接所述放大模块的输出端与所述输出模块的输入端；反馈模块，所述反馈模块的输入端连接所述输出模块的输出端，所述反馈模块的输出端连接所述放大模块的输入端。

在本公开的一种示例性实施例中，所述连接模块包括：N型共源管，栅极连接所述放大模块的输出端，漏极连接第一节点，源极接地。

在本公开的一种示例性实施例中，所述连接模块包括：P型共漏管，栅极连接所述放大模块的输出端，源极连接第一节点，漏极接地。

在本公开的一种示例性实施例中，所述连接模块包括：N型共栅管，栅极连接所述第一电压域对应的第一供电电压，漏极连接第一节点；P型共漏管，栅极连接所述放大模块的输出端，源极连接所述N型共栅管的源极，漏极接地。

在本公开的一种示例性实施例中，所述输出模块通过AB源极跟随器实现。

在本公开的一种示例性实施例中，所述输出模块包括：负载单元，第一端连接所述第二供电电压域对应的第二供电电压，第二端连接第二节点；第一晶体管，为N型晶体管，漏极和栅极均连接所述第二节点，源极连接第三节点；第二晶体管，为P型晶体管，源极连接所述第三节点，漏接和栅极均连接所述第一节点；第三晶体管，为N型晶体管，栅极连接所述第二节点，漏极连接所述第二供电电压，源极连接第四节点，所述第四节点为所述输出模块的输出端；第四晶体管，为P型晶体管，栅极连接所述第一节点，源极连接所述第四节点，漏极接地。

在本公开的一种示例性实施例中，所述输出模块通过AB推挽输出实现。