[发明专利]一种集成电路分层走线规划方法、装置、存储介质及设备

权利要求书

1.一种集成电路分层走线规划方法，其特征在于，包括：

将根据对芯片设计布局的分析结果获取的限定区域进行切分，获得多个形状规则的多边形子区域；

分别获取多个所述多边形子区域与其他所述多边形子区域之间的连线的走线信息，其包括，

根据所述多边形子区域与其他所述多边形子区域之间的连线信息，确定穿过所述多边形子区域中每一边的连线的走线密度信息、走线距离信息以及走线延迟信息；

确定多个所述多边形子区域与其他所述多边形子区域之间的连线的走线层数，其包括，

根据所述多边形子区域中每一边的连线的所述走线密度信息、所述走线距离信息以及所述走线延迟信息确定所述多边形子区域与其他所述多边形子区域之间的连线的层数指标；

根据所述层数指标，确定所述多边形子区域与其他所述多边形子区域之间的连线所在的层数，其中，所述层数指标越高，对应的层数越高。

2.根据权利要求1所述的集成电路分层走线规划方法，其特征在于，所述确定多个所述多边形子区域与其他所述多边形子区域之间连线的走线层数的过程还包括：

根据所述多边形子区域的面积计算所述多边形子区域在各个金属分层对应的预布置走线轨道数目，其中所述预布置走线轨道数目包括横向预布置走线轨道数目和纵向预布置走线轨道数目；

根据所述各个金属分层对应的所述预布置走线轨道数目，计算多个所述多边形子区域与其他所述多边形子区域之间的连线的走线代价参数，其中，所述走线代价参数包括横向走线代价参数和纵向走线代价参数；以及

根据所述多边形子区域中每一边的连线的所述走线密度信息、所述走线距离信息、所述走线延迟信息以及所述走线代价参数确定所述层数指标。

3.根据权利要求1所述的集成电路分层走线规划方法，其特征在于，所述根据所述层数指标，确定所述多边形子区域与其他所述多边形子区域之间的连线所在的层数的过程包括：

将所述层数指标按照由大到小的顺序进行排序，得到所述多边形子区域与其他所述多边形子区域之间的连线的排序结果；以及

根据所述排序结果和所述各个金属分层的预布置走线轨道数目确定所述多边形子区域与其他所述多边形子区域之间的连线所在的层数。

4.根据权利要求1或2所述的集成电路分层走线规划方法，其特征在于，所述多边形子区域中每一边的连线的所述走线密度信息对应的密度越大，对应的层数指标越低，所述走线距离信息对应的距离越长，对应的层数指标越高，以及所述走线延迟信息对应的延迟越久，对应的层数指标越高。

5.根据权利要求2所述的集成电路分层走线规划方法，其特征在于，多个所述多边形子区域与其他所述多边形子区域之间的连线的所述横向走线代价参数和所述纵向走线代价参数越高，对应的所述层数指标越低。

6.根据权利要求1所述的集成电路分层走线规划方法，其特征在于，所述根据所述多边形子区域与其他所述多边形子区域之间的连线的层数指标，确定所述多边形子区域与其他所述多边形子区域之间的连线所在的层数的过程包括：

在多个所述多边形子区域内，若在预定比例内的连线的数量大于所述各个金属分层走线资源的上限阈值，则用户通过调整所述芯片设计布局的参数来控制所述限定区域中标准单元的密度，对所述限定区域中所述标准单元重新布局，将重新布局的所述限定区域切分成多个形状规则的新多边形子区域。

7.根据权利要求1所述的集成电路分层走线规划方法，其特征在于，所述多边形子区域中每一边的连线的走线距离信息对应的距离为曼哈顿距离。