[发明专利]一种信号完整性优化的方法和设备

说明书

本发明提供了一种信号完整性优化的方法和设备，该方法包括：读取PCB网表和原理图以获取目标单板的所有网络信息；使用网络信息对目标单板进行仿真并获得优化目标单板的物理结构的仿真结果；基于仿真结果将相应的数据写入图形化模板中；将图形化模板中的数据与网络信息进行匹配；响应于图形化模板中的数据与网络信息匹配成功，对目标单板执行图形化模板中的数据的优化。通过使用本发明的方案，能够避免工程师之间大量参数交互导致的设计错误，同时极大的减少了PCB设计人员的设计检查工作量，极大的提升了PCB设计效率。

技术领域

本领域涉及计算机领域，并且更具体地涉及一种信号完整性优化的方法和设备。

背景技术

高速数字信号信道设计的重要工作之一就是保障信道的阻抗连续性，即整个信道的每一个组成部分的阻抗是一致的，变化轻微的。经典的高速数字信号传输的信道由如下部分构成：封装-IC Footprint(连接器同PCB板连接的孔)-传输线-连接器Footprint-连接器-连接器Footprint-传输线-IC Footprint-封装。其中传输线部分阻抗连续一致性是比较好的。对于设备研发单位来说，封装、连接器作为外购件其性能没法改变。而footprint部分因其阻抗波动大，是影响高速信道性能的主要可设计因素。为了改善产品信号完整性性能，设计者需要对信道中的所有IC Footprint、连接器Footprint、信号线换层过孔进行无源优化。对于大规模高速数字板，由于涉及到的不同IC，不同连接器，不同阻抗，不同布线层影响，Footprint优化方式各不相同，一个典型的高速数字板可能会涉及到几十甚至上百种不同的Footprint优化方式，每种优化方式又涉及到10种以上的变量，这些规则由信号完整性工程师制定，由PCB涉及工程师实施，在工程师之间交互这些复杂信息过程中，可能会导致信息丢失，在PCB工程师实施过程种，也会出现错误。所有上述问题导致无源优化规则在PCB上落实工作量非常大，而且容易出错，一旦发生错误难于检查。

发明内容

有鉴于此，本发明实施例的目的在于提出一种信号完整性优化的方法和设备，通过使用本发明的方法，能够避免工程师之间大量参数交互导致的设计错误，同时极大的减少了PCB设计人员的设计检查工作量，极大的提升了PCB设计效率。

基于上述目的，本发明的实施例的一个方面提供了一种信号完整性优化的方法，包括以下步骤：

读取PCB网表和原理图以获取目标单板的所有网络信息；

使用网络信息对目标单板进行仿真并获得优化目标单板的物理结构的仿真结果；

基于仿真结果将相应的数据写入图形化模板中；

将图形化模板中的数据与网络信息进行匹配；

响应于图形化模板中的数据与网络信息匹配成功，对目标单板执行图形化模板中的数据的优化。

根据本发明的一个实施例，网络信息包括网络名、网络两端的器件名称、器件类型、器件扇出孔的属性和换层信息。

根据本发明的一个实施例，使用网络信息对目标单板进行仿真并获得优化目标单板的物理结构的仿真结果包括：

对单板的不同网络、不同器件类型和不同扇出焊盘类型进行仿真；

调整可优化的参数进行仿真以优化焊盘的物理结构。

根据本发明的一个实施例，可优化的参数包括扇出过孔的孔径、扇出过孔的常规焊盘直径、扇出过孔的反焊盘直径、扇出信号平行布线长度、扇出信号拐角布线长度和差分信号P/N扇出间距。

根据本发明的一个实施例，将图形化模板中的数据与网络信息进行匹配包括：

将图形化模板中的网络名与目标单板的网络名进行匹配；

响应于匹配成功，将相同网络名中两个网络的网络连接的器件管脚、管脚焊盘和布线进行匹配。