[发明专利]一种支持多个PCIE卡的同时测试方法和系统

权利要求书

1.一种支持多个PCIE卡的同时测试方法，其特征在于，包括：

步骤1：将多个PCIE卡分别通过物理接口插接于测试主机上，其中每个PCIE卡包括多个DMA高速通道、多个BAR低速通道以及配置空间，所述配置空间用于存储PCIE卡标识信息、DMA高速通道的数量、BAR低速通道的数量；

步骤2：所述测试主机的操作系统监控到有多个PCIE卡接入，则分别启动多个测试进程，且多个测试进程分别一一对应于多个PCIE卡；

步骤3：在每个测试进程下，启动PCIE卡配置空间监控线程，并识别到对应PCIE卡的配置空间中的PCIE卡标识信息、DMA高速通道的数量、BAR低速通道的数量；

步骤4：每个测试进程分别基于DMA高速通道的数量启动多个DMA测试线程组，并基于BAR低速通道的数量启动多个BAR测试线程组，其中，多个DMA测试线程组与多个DMA高速通道一一对应，多个BAR测试线程组与多个BAR低速通道一一对应；

步骤5：在每个测试进程下，通过多个DMA测试线程组异步测试各个DMA高速通道处理数据的准确性，并通过多个BAR测试线程组异步测试各个BAR低速通道处理数据的准确性；

步骤6：针对每个PCIE卡，在其对应的多个DMA测试线程组和多个BAR测试线程组中，如果有超过预设阈值的测试线程组反馈DMA高速通道或BAR低速通道处理数据出错时，则判定所述PCIE卡的数据处理性能不合格，反之，则判定所述PCIE卡的数据处理性能合格。

2.根据权利要求1所述的一种支持多个PCIE卡的同时测试方法，其特征在于，每个DMA测试线程组包括用于向DMA高速通道发送测试数据的DMA发送线程和用于接收响应数据的DMA接收线程，每个BAR测试线程组包括用于向BAR低速通道发送测试数据的BAR发送线程和用于接收响应数据的BAR接收线程。

3.根据权利要求2所述的一种支持多个PCIE卡的同时测试方法，其特征在于，所述步骤5具体包括：

步骤5.1：由DMA发送线程发送DMA测试数据给对应的DMA高速通道，并由BAR发送线程发送BAR测试数据给对应的BAR低速通道；

步骤5.2：对应的DMA高速通道接收所述DMA测试数据并进行透传或处理后，返回DMA响应数据给对应的DMA接收线程；同时，对应的BAR低速通道接收到所述BAR测试数据并进行透传或处理后，返回BAR响应数据给对应的BAR接收线程；

步骤5.3：对应的DMA接收线程接收到所述DMA响应数据并将其与标准的DMA响应数据作比对，如果一致，则判定所述DMA高速通道能够准确处理数据，反之，则判定所述DMA高速通道无法准确处理数据；同时，对应的BAR接收线程接收到所述BAR响应数据并将其与标准的BAR响应数据作比对，如果一致，则判定所述BAR低速通道能够准确处理数据，反之，则判定所述BAR低速通道无法准确处理数据。

4.根据权利要求2所述的一种支持多个PCIE卡的同时测试方法，其特征在于，在所述步骤6之后，还包括：

步骤7：待判定所述PCIE卡的数据处理性能合格后，通过对应测试进程的各个DMA测试线程组分别测试各个DMA高速通道的极限速度，并通过各个BAR测试线程组分别测试各个BAR低速通道的极限速度。

5.根据权利要求4所述的一种支持多个PCIE卡的同时测试方法，其特征在于，所述步骤7中，通过对应测试进程的各个DMA测试线程组分别测试各个DMA高速通道的极限速度，具体包括：

步骤7.1：由DMA发送线程按照预设的初始频率重复向对应的DMA高速通道发送DMA测试数据，并使所述DMA高速通道进行频繁处理返回DMA响应数据给对应的DMA接收线程；

步骤7.2：如果对应的DMA接收线程能够在预设的延时范围内接收到正确的DMA响应数据，则促使所述DMA发送线程在所述初始频率的基础上进行增量，并进行重新测试；

步骤7.3：重复步骤7.2，直至对应的DMA接收线程无法在预设的延时范围内接收到正确的DMA响应数据，即可确定出所述DMA高速通道的极限速度。