[发明专利]ESD保护电路、电源及芯片

说明书

本申请涉及一种ESD保护电路、电源及芯片。其中，ESD保护电路，包括第一二极管、第二二极管、第三二极管、第四二极管和ESD钳位电路；第一二极管的阳极分别连接接地端、第三二极管的阳极和ESD钳位电路的输出端，阴极连接第二二极管的阳极且用于连接第一电源；第二二极管的阴极分别连接第四二极管的阴极和ESD钳位电路的输入端；第三二极管的阴极连接第四二极管的阳极且用于连接第二电源；ESD钳位电路包括电压偏置电路、侦测电路、维持电路、触发电路、关断电路和泄放电路；通过上述电压偏置电路设计节省了电路面积，同时减少了电压偏置电路的静态功耗。检测到ESD事件时，主动开启泄放电路泄放ESD电流。在噪声干扰时芯片输出电位控制，抗高毛刺效果好。

技术领域

本申请涉及集成电路技术领域，特别是涉及一种ESD保护电路、电源及芯片。

背景技术

ESD（Electro-Static discharge，静电释放）失效已成为当前影响集成电路设计的可靠性的首要问题。ESD事件可能出现在芯片制造、测试、划片、封装、装配、运输、板级和系统级装配以及成品使用过程等各个环节中，由于设备和材料之间不可避免的接触摩擦行为会产生大量的电荷积累，如果积累电荷没有及时的泄放，接触到芯片的引脚就会顺着引脚流入到芯片内部，这一过程产生的瞬态ESD电流可能达到数安培以上，会威胁内部器件的栅氧化层可靠性，导致形成栅氧化层缺陷甚至氧化层击穿，或导致内部金属走线或器件直接发热烧毁，轻者导致器件IV曲线偏移，重者导致芯片永久性失效。

在实现过程中，发明人发现传统技术中至少存在如下问题：传统ESD保护设备存在保护效果差的问题。

发明内容

基于此，有必要针对上述技术问题，提供一种能够保护效果好的ESD保护电路、电源及芯片。

为了实现上述目的，一方面，本发明实施例提供了一种ESD保护电路，包括第一二极管、第二二极管、第三二极管、第四二极管和ESD钳位电路；

第一二极管的阳极分别连接接地端、第三二极管的阳极和ESD钳位电路的输出端，阴极连接第二二极管的阳极且用于连接第一电源；第二二极管的阴极分别连接第四二极管的阴极和ESD钳位电路的输入端；第三二极管的阴极连接第四二极管的阳极且用于连接第二电源；

ESD钳位电路包括电压偏置电路、侦测电路、维持电路、触发电路、关断电路和泄放电路；

侦测电路包括第一反相器和第一RC电路；第一RC电路包括第一电阻和第一电容；第一电阻的一端连接第二二极管的阴极，另一端分别连接第一电容的一端和第一反相器的输入端；第一电容的另一端连接电压偏置电路的中点端；电压偏置电路的第一端连接第二二极管的阴极，第二端连接第一二极管的阳极；

维持电路包括第一MOS管、第二MOS管、第三MOS管、第二RC电路和第二反相器；第二RC电路包括第二电阻和第二电容；

第一MOS管的栅极连接第一反相器的输出端，漏极连接第三MOS管的漏极，源极连接电压偏置电路的中点端；第二MOS管的栅极分别连接第三MOS管的栅极、泄放电路的第一控制端和第二反相器的输出端，源极连接电压偏置电路的中点端，漏极连接第二电容的一端；第三MOS管的源极连接第二二极管的阴极和第二电阻的一端；第二电阻的另一端分别连接第二反相器的输入端和第二电容的另一端；

触发电路包括第四MOS管、第五MOS管和第三电阻；第四MOS管的栅极连接第二MOS管的源极，源极连接第二MOS管的栅极，漏极分别连接泄放电路的第二控制端、第三电阻的一端和第五MOS管的栅极；第五MOS管的漏极连接电压偏置电路的中点端，源极接地；第三电阻的另一端接地；

关断电路用于根据芯片的使能信号，导通第四MOS管的漏极与地的连接；泄放电路用于第一控制端和第二控制端接收的信号，导通第二二极管的阴极与地的连接，第四二极管的阴极与地的连接。

在其中一个实施例中，电压偏置电路包括第一分压电路和第二分压电路；