[发明专利]一种用于ESD防护电路的多指型GGNMOS器件及其制作方法

权利要求书

1.一种用于ESD防护电路的多插指GGNMOS器件，其特征在于：包括

衬底；

形成于衬底上的器件区，所述器件区内包括多个NMOS器件，至少部分NMOS器件共用漏极，以及每个所述NMOS器件的栅极和源极接地，

位于所述器件区一侧的体接线区，所述体接线区通过引出线接地，

位于所述器件区外部的条形多晶硅电阻，每个所述NMOS器件的栅极接在该条形多晶硅电阻的不同位置上，从而使得每个所述NMOS器件的栅极具有不同的栅极接地电阻，且距离所述体接线区越近的NMOS器件的栅极接地电阻越大，

当ESD脉冲来临时，所述栅极接地电阻与NMOS器件内部的寄生电容形成RC耦合，使越大的栅极接地电阻对栅极的提拉电压越大，从而对NMOS器件的启动电压进行的补偿越大，以均衡各个NMOS器件的启动时间。

2.如权利要求1所述的用于ESD防护电路的多插指GGNMOS器件，其特征在于：所述条形多晶硅电阻的宽度按照距离所述体接线区的远近呈现梯度变化，其中距离所述体接线区越近的部分越窄，距离所述体接线区越远的部分越宽。

3.如权利要求2所述的用于ESD防护电路的多插指GGNMOS器件，其特征在于：所述条形多晶硅电阻的宽度变化呈非线性变化，使得各个所述NMOS器件接入的栅极接地电阻的阻值与该NMOS器件的开启电压匹配，以同步各个NMOS器件的启动时间。

4.如权利要求1所述的用于ESD防护电路的多插指GGNMOS器件，其特征在于：所述条形多晶硅电阻在各个所述NMOS器件接入点之间的接入段具有非线性的长度变化。

5.如权利要求4所述的用于ESD防护电路的多插指GGNMOS器件，其特征在于：所述接入段呈弯曲设置，该弯曲设置使得各个所述NMOS器件接入的栅极接地电阻的阻值与该NMOS器件的开启电压匹配，以同步各个NMOS器件的启动时间。

6.如权利要求1所述的用于ESD防护电路的多插指GGNMOS器件，其特征在于：所述NMOS器件的栅极为多晶硅栅，每个所述多晶硅栅通过导电金属层接入到所述多晶硅电阻上。

7.如权利要求1所述的用于ESD防护电路的多插指GGNMOS器件，其特征在于：所述体接线区和所述器件区之间，设有场氧化层隔离或浅沟槽隔离。

8.一种如权利要求1-7任意一项所述的用于ESD防护电路的多插指GGNMOS器件的制备方法，其特征在于：包括

提供一衬底；

在所述衬底上定义器件区和体接线区，并在所述器件区中定义各个NMOS器件的漏极区、源极区和栅极区；

掺杂以形成所述漏极区、源极区和体接线区所需的对应导电类型的掺杂区；在所述栅极区上依次制作栅氧化层和多晶硅栅，于制作所述多晶硅栅的同步工艺中制作条形多晶硅电阻，该条形多晶硅电阻位于所述器件区的外部；

于各个所述多晶硅栅上制作形成导电金属层，使各个所述NMOS器件的栅极接入所述条形多晶硅电阻上；

在所述体接线区、漏极区、源极区以及条形多晶硅电阻上分别接入电引出线，使所述体接线区、源极区以及所述条形多晶硅电阻远离所述体接线区的一端接地作为阴极，所述漏极区接入待保护的电路中作为阳极；

其中，每个所述NMOS器件的栅极接入所述条形多晶硅电阻后具有不同的栅极接地电阻，且距离所述体接线区越近的NMOS器件的栅极接地电阻越大。

9.如权利要求8所述的制备方法，其特征在于：制作所述条形多晶硅电阻时，还包括对所述条形多晶硅电阻进行图形化工艺，使得该条形多晶硅电阻的宽度按照距离所述体接线区的远近呈现梯度变化，其中距离所述体接线区越近的部分越窄，距离所述体接线区越远的部分越宽。

10.如权利要求8所述的制备方法，其特征在于：制作所述条形多晶硅电阻时，还包括对所述条形多晶硅电阻进行图形化工艺，所述条形多晶硅电阻在各个所述NMOS器件接入点之间的接入段呈弯曲设置，该弯曲设置使得各个所述NMOS器件接入的栅极接地电阻的阻值与该NMOS器件的开启电压匹配，以同步各个NMOS器件的启动时间。