[发明专利]版图设计的方法和集成电路、运算芯片和计算设备

权利要求书

1.一种用于版图设计的方法，其特征在于，所述方法包括：

利用初级标准单元库基于用于第一集成电路的电路图网表生成用于第一集成电路的初级版图，所述电路图网表包括第一标准单元和第二标准单元，所述初级标准单元库包括所述第一标准单元的第一标准版图和所述第二标准单元的第二标准版图；

分析所述初级版图中包括第一标准版图和第二标准版图的所有标准版图之间是否具有拼接关系并统计标准版图之间的拼接频次；以及

响应于确定所述第一标准版图和所述第二标准版图在所述初级版图中具有拼接关系以及确定所述第二标准版图是所述初级版图中与所述第一标准版图的拼接频次高于所述第一标准版图与所述初级版图中除所述第一标准版图和第二标准版图之外的其它一个或多个标准版图之间的拼接频次的标准版图，基于所述第一标准版图与所述第二标准版图在所述初级版图中的拼接关系，将所述第一标准版图与所述第二标准版图合并以对用于第一集成电路的合并版图进行优化。

2.如权利要求1所述的用于版图设计的方法，其特征在于，所述第一标准版图和所述第二标准版图中的至少一个标准版图的版图面积大于所述至少一个标准版图的版图面积的理论最小值，并且将所述第一标准版图与所述第二标准版图合并以对用于第一集成电路的合并版图进行优化包括：减小所述第一标准版图和所述第二标准版图的合并版图的面积。

3.根据权利要求2所述的用于版图设计的方法，其特征在于，减小所述第一标准版图和所述第二标准版图的合并版图的面积包括：

识别所述第一标准版图和所述第二标准版图中的所述至少一个标准版图中的潜在可优化区域；

基于所述第一标准版图与所述第二标准版图的拼接关系，确定所述第一标准版图和所述第二标准版图对所述潜在可优化区域是否存在限制；

响应于确定所述第一标准版图和所述第二标准版图对所述潜在可优化区域没有限制，确定所述潜在可优化区域是可优化区域；以及

对包括所述可优化区域的所述至少一个标准版图的布局进行调整，以减小所述可优化区域的面积。

4.根据权利要求2所述的用于版图设计的方法，其特征在于，所述至少一个标准版图是基于MOS晶体管实现的，并且减小所述第一标准版图和所述第二标准版图的合并版图的面积包括：将所述至少一个标准版图中的多余栅极多晶硅上的连接关系转移到所述至少一个标准版图中的适当的其它栅极多晶硅上，并去除所述多余栅极多晶硅，其中所述多余栅极多晶硅不同于用作隔离边界的虚拟多晶硅。

5.根据权利要求1所述的用于版图设计的方法，其特征在于，将所述第一标准版图与所述第二标准版图合并以对合并版图进行优化包括：减少后续布线中互连的长度。

6.根据权利要求5所述的用于版图设计的方法，其特征在于，减少后续布线中互连的长度进一步包括：

将经由自动布线得到的、与所述第一标准版图或所述第二标准版图内的互连处于不同金属层的所述第一标准版图和所述第二标准版图之间的互连调整到与所述第一标准版图或所述第二标准版图内的互连相同的金属层上。

7.如权利要求1所述的用于版图设计的方法，其特征在于，所述方法还包括：

将经优化的合并版图拆分成所述第一标准单元的第一优化版图和所述第二标准单元的第二优化版图；以及

将所述第一优化版图和所述第二优化版图添加到所述初级标准单元库，以形成经优化的标准单元库。

8.如权利要求7所述的用于版图设计的方法，其特征在于，所述第一优化版图包括用于指示所述第一优化版图在版图设计中需要与所述第二优化版图组合使用的信息，以及所述第二优化版图包括用于指示所述第二优化版图在版图设计中需要与所述第一优化版图组合使用的信息。

9.如权利要求1所述的用于版图设计的方法，其特征在于，所述第一标准版图、所述第二标准版图和经优化的合并版图满足工艺设计规则。