[发明专利]一种浅沟槽隔离的制备方法

说明书

本发明提供了一种浅沟槽隔离的制备方法，具体包括：提供衬底，包括存储器件的存储单元区域和外围区域；采用第一刻蚀工艺对存储单元区域的衬底上部刻蚀以形成第一浅沟槽，采用第一沉积工艺在第一浅沟槽中填充氧化硅以形成第一浅沟槽隔离；以及采用第二刻蚀工艺对外围区域的衬底上部刻蚀以形成第二浅沟槽，采用第二沉积工艺在第二浅沟槽中填充氧化硅以形成第二浅沟槽隔离；其中第一浅沟槽的深度、特征尺寸均小于第二浅沟槽的深度、特征尺寸。根据本发明，通过对存储单元区域和外围区域采用不同的刻蚀和氧化硅沉积工艺，能够避免外围区域出现硅位错缺陷，能够保证存储单元区域的器件样貌和特征尺寸，从而提高存储器件的良率。

技术领域

本发明涉及半导体器件的制造领域，尤其设计一种存储器件的浅沟槽隔离的制备方法。

背景技术

自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家和工程师已经在半导体器件和工艺方面作出了众多发明和改进。近50年来半导体尺寸已经有了明显的降低，这导致了不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大意是指密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，。这里只是提供一个参考，硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。

快闪存储器(Flash Memory)由于具有非易失性，易于编程、擦除，使用寿命长，低成本等优点，被广泛应用于各个领域，包括消费电子、网络通信设备、工业仪器仪表嵌入式系统、汽车器件等。

现有的快闪存储器结构，以NAND Flash结构为例，通常包括存储单元区域和外围区域，存储单元区域包括最基本的数据存储单元，通常由存储晶体管来表征。外围区域包括逻辑控制单元，可以包括高压P型MOS管(HVPMOS)、高压N型MOS管(HVNMOS)、低压P型MOS管(LVPMOS)、低压N型MOS管(LVNMOS)等。

对于存储单元区域，为了增加存储密度，如上所描述的现在已经进入了2Xgeneration节点，即存储晶体管的特征尺寸在20-30nm之间。为了形成符合特征尺寸的存储晶体管器件，在进行光刻时，由于ArF的曝光极限，AA loop中存储单元cell区采用SADP技术来形成最终特征尺寸为52nm的pattern，在AA photo时再定义外围区域的pattern。由于存储单元区域和外围区域特征尺寸差异较大，外围区域的低压器件区域的侧墙space的CD与存储单元区域侧墙space的CD比例在10:1以上，外围区域的高压器件区域的侧墙space的CD与存储单元区域侧墙space的CD比例在40:1以上。在这种工艺参数的要求下，很难控制存储单元区域和外围区域的沟槽刻蚀深度、特征尺寸和硬掩膜残留(trench depth/CD/HMremain loading)，最终刻蚀后比较难以同时实存储单元区域和外围区域器件性能所需的沟槽刻蚀深度、特征尺寸和硬掩膜残留目标(trench depth/CD/HM remain target)，同时浅沟槽隔离的沟槽(STI trench)中填充的PSZ材料由于应力作用，会导致外围区域的硅出现位错缺陷。

请结合图1和图2来理解现有技术中为了形成存储器件的浮栅结构以及浅沟槽隔离中所存在的问题。首先如图1所示出的，为了形成存储器件，所需要处理的半导体器件的膜层结构从衬底的高度方向由下至上依次包括：衬底110、栅极介电层、多晶硅130、氮化硅140、氧化物缓冲层150、无定形硅A-Si160、掩膜图形。其中，栅极介电层又进一步包括对应于存储单元和外围区域低压器件的栅极介电层121以及对应于外围区域高压器件的栅极介电层122。掩膜图形又进一步包括对应于存储单元的基于自对准双重成像工艺的侧墙图像171(space)和对应外围器件的掩膜图形BARC/ODL172，即一般的有机介电材质构成的光阻图形。