[发明专利]一种多层电路板的制作方法在审
申请号: | 202011382281.3 | 申请日: | 2020-12-01 |
公开(公告)号: | CN112672545A | 公开(公告)日: | 2021-04-16 |
发明(设计)人: | 张佳;肖永龙;胡绪兵;钟国华;罗耀东;王俊 | 申请(专利权)人: | 景旺电子科技(珠海)有限公司 |
主分类号: | H05K3/46 | 分类号: | H05K3/46 |
代理公司: | 深圳中一联合知识产权代理有限公司 44414 | 代理人: | 刘艳 |
地址: | 519000 广东省珠海市南*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 多层 电路板 制作方法 | ||
1.一种多层电路板的制作方法,其特征在于,包括:
步骤S1、提供芯板,所述芯板包括绝缘层以及分别设于绝缘层的相对两侧的导电层,所述芯板开设有连接孔,所述连接孔贯穿其中一个所述导电层和所述绝缘层设置;
步骤S2、在所述连接孔中填充导电材料形成导通层,所述芯板的相对两侧的导电层通过所述导通层电连接;
步骤S3、对所述导电层进行图形化处理得到线路层,所述线路层包括对应所述导通层设置的焊盘;
步骤S4、提供异方性导电膏,所述异方性导电膏内包裹有多个相互绝缘的导电粒子,将所述异方性导电膏涂覆于所述焊盘上;
步骤S5、提供粘结片,所述粘结片对应所述异方性导电膏的位置开设有窗口,将所述粘结片叠放于所述线路层上,所述窗口裸露出所述异方性导电膏;
步骤S6、在所述粘结片和所述异方性导电膏上叠放另一层所述导电层,得到层叠结构;
步骤S7、对所述层叠结构进行压合,所述导电层和所述线路层之间通过所述粘结片和所述异方性导电膏粘结在一起,所述导电层和所述焊盘之间通过所述导电粒子电连接;
步骤S8、重复所述步骤S3至所述步骤S7,从而得到多层电路板。
2.如权利要求1所述的方法,其特征在于,在所述步骤S4中,通过印刷工艺或者点胶工艺将所述异方性导电膏涂覆于所述焊盘上。
3.如权利要求1所述的方法,其特征在于,在所述步骤S4之后,还包括对所述异方性导电膏进行预固化处理。
4.如权利要求3所述的方法,其特征在于,对所述异方性导电膏进行预固化处理的参数为:温度60~100℃,时间1~10min。
5.如权利要求1所述的方法,其特征在于,在所述步骤S4中,所述异方性导电膏的涂覆面积大于所述焊盘的面积。
6.如权利要求1所述的方法,其特征在于,在所述步骤S5中,所述窗口的面积大于所述异方性导电膏的涂覆面积。
7.如权利要求1所述的方法,其特征在于,在所述步骤S5中,所述异方性导电膏的涂覆厚度大于所述粘结片的厚度。
8.如权利要求1至7任一项所述的方法,其特征在于,在所述步骤S2中,通过沉积和电镀工艺在所述连接孔中填充所述导电材料形成所述导通层。
9.如权利要求1至7任一项所述的方法,其特征在于,在所述步骤S3中,对所述导电层进行图形化处理的方式为:
步骤S31、对所述导电层进行表面清理;
步骤S32、在所述导电层上贴附干膜;
步骤S33、对所述干膜进行曝光和显影,所述干膜裸露出所述导电层需要去除的部分;
步骤S34、在所述干膜的阻挡下,对所述导电层需要去除的部分进行蚀刻;
步骤S35、剥离所述干膜,从而得到所述线路层。
10.如权利要求1至7任一项所述的方法,其特征在于,在所述步骤S7中,所述压合的参数为:温度150~230℃,压力350~450PSI,时间120~300min。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于景旺电子科技(珠海)有限公司,未经景旺电子科技(珠海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011382281.3/1.html,转载请声明来源钻瓜专利网。