[发明专利]一种生产NLDMOS器件的方法及NLDMOS器件在审
| 申请号： | 202011384103.4 | 申请日： | 2020-12-01 |
| 公开（公告）号： | CN112510093A | 公开（公告）日： | 2021-03-16 |
| 发明（设计）人： | 宋利军;张子敏 | 申请（专利权）人： | 无锡先瞳半导体科技有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L21/336 |
| 代理公司： | 广东君龙律师事务所 44470 | 代理人： | 朱鹏 |
| 地址： | 214000 江苏省无锡市*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 生产 nldmos 器件 方法 | ||
本发明提供一种生产NLDMOS器件的方法，还提供了通过该方法得到的NLDMOS器件。该方法包括首先在一提供一低阻P+型衬底；然后在所述低阻P+型衬底形成BN区域、两个STI区域及Nwell层；然后在所述Nwell层两侧分别刻蚀出Trench区域；再在所述Trench区域形成栅极；然后在所述STI区域和所述Trench区域之间生成源极区域；最后在所述Trench区域之间生成漏极区域；本发明提供的方法生产得到的NLDMOS器件面积大大减小，使电流检测功能的器件可集成。
技术领域
本发明涉及锂电保护领域，尤其涉及一种生产NLDMOS器件的方法，以及NLDMOS器件。
背景技术
传统的NLDMOS器件的结构决定了电流集中于器件表面，因为 Nwell为耐压区，因此一般来说Nwell的长度比较大，加上Nwell是低阻参杂，所以整个NLDMOS器件的导通电阻就会比较大。随着现实需求的提高，需要更小面积的NLDMOS器件，以及更小的导通电阻。
发明内容
本发明提供一种用于锂电保护的器件，解决现有技术中，取样电阻的电阻值影响回路中的总电阻值，而导致整机待机时间下降的问题。
为解决上述技术问题，本发明采用的一个技术方案是提供一种生产NLDMOS器件的方法，包括：
首先提供一低阻P+型衬底；
在所述低阻P+型衬底形成BN区域、两个STI区域及Nwell层；
在所述Nwell层两侧分别刻蚀出Trench区域；
在所述Trench区域形成栅极；
在所述STI区域和所述Trench区域之间生成源极区域；
在所述Trench区域之间生成漏极区域。
进一步的，所述在低阻P+型衬底形成BN区域、STI区域和Nwell 层的步骤包括：
在低阻P+型衬底选择元素锑注入，并经历热过程形成BN区域；
在所述低阻P+型衬底两侧位置刻蚀出STI区域，填充所述STI 区域，并进行CMP磨平；
向所述低阻P+型衬底注入Nwell，经过一段热过程扩散形成 Nwell层。
进一步的，所述在低阻P+型衬底选择元素锑注入的步骤中注入元素锑的剂量为X/cm2，X的值为：1e12≦X≦1e14。
进一步的，所述向低阻P+型衬底注入Nwell的步骤中，所述Nwell 的剂量为N/cm2，N的值为：1e12≦N≦1e14。
进一步的，所述在Trench区域形成栅极的步骤包括：
在所述Trench区域的侧壁生长氧化层作为栅氧；
然后在所述Trench区域填充多晶硅，并CMP磨平，形成最后的栅极。
进一步的，所述栅氧的厚度范围为100A-150A。
进一步的，所述在STI区域和所述Trench区域之间生成源极区域的步骤包括：
在所述STI区域和所述Trench区域之间，首先通过PB光刻板注入形成器件的PB区域，并经历RTA激活；
再利用N+和P+光刻板在所述PB区域分别注入金属，形成有源区 N+区域和有源区P+区域；
在所述有源区N+区域和所述有源区P+区域打孔，并淀积刻蚀金属后端形成源极的接触。
进一步的，所述在Trench区域之间生成漏极区域的步骤包括：
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于无锡先瞳半导体科技有限公司，未经无锡先瞳半导体科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011384103.4/2.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
