[发明专利]分栅沟槽MOSFET及其制造方法

说明书

本发明涉及一种分栅沟槽MOSFET栅源漏电改善的工艺方法，本发明分栅沟槽MOSFET的栅源多晶硅间隔离氧化层由硼磷硅玻璃BPSG构成。通过在栅极沟槽内填充BPSG材料，然后高温回流使硅片表面及沟槽侧壁BPSG向栅极沟槽底部流动，从而增加栅极沟槽底部BPSG氧化膜厚度，同时硅片表面及沟槽侧壁BPSG氧化膜厚度降低，最后湿法移除硅片表面及沟槽侧壁多余BPSG氧化膜。采用本发明所述方法制作的分栅沟槽MOSFET，在有效改善器件栅源漏电问题的同时，其多晶硅间氧化膜更易填充，降低了工艺难度，有利于实现更小的器件尺寸。同时可以节省氧化硅CMP工艺，降低器件生产成本。

技术领域

本发明涉及一种分栅沟槽MOSFET栅源漏电改善的工艺制造方法，属于半导体功率器件技术领域。

背景技术

分栅沟槽MOSFET利用氧化层电荷耦合原理，打破了传统沟槽功率MOSFET的理论硅极限，使得N型漂移区即使在高掺杂浓度的条件下也能实现器件较高的击穿电压，从而获得低导通电阻，同时附加优良的开关特性，逐步取代了传统沟槽器件。而分栅沟槽MOSFET结构中，栅源多晶硅之间隔离氧化层(Inter-Poly Oxide,简称IPO)的制作是分栅沟槽器件工艺中非常重要的部分，其制作工艺对器件性能以及成本有非常大的影响。

现有技术中分栅沟槽MOSFET的IPO常规制作方法如下：

–在N型外延层上利用光刻和刻蚀工艺制作深沟槽；

–利用炉管在深沟槽侧壁及表面生长氧化层并填充源极多晶硅；

–对源极多晶硅及侧壁氧化层回刻形成栅极沟槽；

–利用HDP CVD工艺在栅极沟槽内填充氧化硅；

–通过氧化硅CMP工艺将表面HDP氧化硅磨平；

–利用湿法刻蚀对HDP氧化硅进行回刻，并在源极多晶硅上保留一定的厚度作为IPO；

该方法的IPO通过HDP回填及CMP研磨工艺实现，如图1所示。HDP填充工艺难度大，填充不好容易形成空洞1，湿法回刻时导致IPO厚度不均匀，引起栅源漏电发生，特别对于小尺寸元胞的器件问题尤为严重。另外，CMP研磨工艺成本高，不利于器件成本控制。

发明内容

为解决上述问题，本发明提供了一种分栅沟槽MOSFET栅源漏电改善的工艺方法。本技术方案中，IPO通过BPSG淀积及高温回流，然后湿法腐蚀去除表面及沟槽侧壁多余氧化层而形成。

为了实现上述目的，本发明的技术方案如下：一种分栅沟槽MOSFET，该MOSFET结构中栅源多晶硅间的隔离氧化层是通过在栅极沟槽内淀积一层氧化膜，再经高温退火回流形成。

作为本发明的一种改进，所述氧化膜是硼磷硅玻璃BPSG。

一种分栅沟槽MOSFET的工艺制造方法，制作过程包含如下步骤：

步骤一：在Si衬底表面生长N型外延层；

步骤二：利用沟槽光刻版进行光刻工艺，对沟槽位置曝光，再通过干法刻蚀，将曝光位置刻蚀出深沟槽；

步骤三：在沟槽内及硅片表面生长氧化硅；

步骤四：沟槽内填充源极多晶硅并进行回刻；

步骤五：利用湿法腐蚀对表面及侧壁氧化硅回刻；

步骤六：源极多晶硅上淀积BPSG氧化膜；

步骤七：BPSG高温回流；

步骤八：利用湿法腐蚀对硅片表面及沟槽侧壁多余BPSG氧化膜进行移除，形成栅极沟槽；

步骤九：利用干法热氧化工艺生长栅氧化硅；