[发明专利]制造MOSFET的方法及其由其制造的中间结构

说明书

本公开涉及一种制造场效应晶体管的方法，该方法包括：提供包含半导体层、覆盖在沟道层上的第一高k介电材料层和覆盖在半导体层上的沟道层的基板，执行图案化处理，使得从用于形成源电极的第一区域和用于形成漏电极的第二区域中移除至少第一高k介电材料层，使得包括第一高k介电材料的图案化层的用于形成栅电极的第三区域被形成在第一区域和第二区域之间，在第一区域中形成源电极并在第二区域中形成漏电极，其中源电极和漏电极具有暴露的末端，并且包括易受自限氧化影响的材料，将源电极和漏电极置于氧化介质中，从而将源电极和漏电极的暴露末端转化为氧化物的共形层，并且仅在第三区域中的第一高k介电材料的图案化层上提供栅极。

技术领域

本发明涉及一种制造场效应晶体管(FET)的方法。更具体地说，其涉及制造金属氧化物半导体场效应晶体管(MOSFET)及由其制造的中间结构。

背景技术

限制器件性能的寄生电阻和电容的降低是设计和制造电子器件的重要考虑因素。

在MOSFET的背景下，两种主要的器件的寄生，即接入电阻和栅-源/漏电容，可以通过以与栅极的自对准的方式形成源极区和漏极区来最小化。这在根据通过掺杂与栅极自对准的源极和漏极接触区域的技术的基于硅和其他主流半导体材料来制造的MOSFET中是可能的。然而，对于使用不同材料制造沟道层的MOSFET来说，由于缺乏在这些材料，例如2D材料，中的适合的掺杂技术，或者源/漏电极直接被放置在沟道上，这意味着源漏电极不像在Si MOSFET中那样是单独的经掺杂接触区域，例如使用III-V材料或使用碳纳米管，因此不存在这种能力。因此，这种MOSFET的器件性能受到接入电阻和栅-源/漏电容的限制。

因此，本领域中存在一种实现其中源区和漏区与栅极自对准的MOSFET的方法的需求。

发明内容

本公开的一个目的是提供一种制造场效应晶体管(FET)的方法，所述场效应晶体管具有与源极区/漏极区自对准的栅电极；因此，源/漏电极。

上述目的通过根据本发明的方法来完成。

本公开的实施例的一个优点是：该方法允许制造具有最小接入电阻和栅极-源极/漏极电容的FET。

本公开的实施例的一个优点是：该方法允许制造具有低于10nm的栅极介电厚度的FET，由此栅电极与源/漏电极电隔离。本公开的实施例的另一个优点是：该方法允许制造具有低于2nm的栅极介质厚度的FET。

本公开的实施例的一个优点是：该方法允许提供与FET的源/漏电极自对准的栅电极，所述FET包括作为沟道层的2D材料层。

本公开的实施例的一个优点是：该方法允许提供与FET的源/漏电极自对准的栅电极，所述FET包括作为沟道层的III-V材料的层。

本公开的实施例的一个优点是：该方法允许提供与FET的源/漏电极自对准的栅电极，所述FET具有低于10nm的栅极介电厚度，并包括作为沟道层的III-V材料层、碳纳米管或2D材料层，其中栅电极与源/漏电极电隔离。

在第一方面，本公开涉及一种制造场效应晶体管的方法，所述场效应晶体管包括与沟道层接触的源电极和漏电极。该方法包括：

-提供一种基板，其包括半导体层、覆盖在沟道层上的第一高k介电材料层、和覆盖在半导体层上的沟道层，

-进行图案化处理，使得至少第一高k介电材料层被从用于形成源电极的第一区域和用于形成漏电极的第二区域移除，使得包括第一高k介电材料的图案化层的用于形成栅电极的第三区域被形成在第一区域和第二区域之间，

-在第一区域中形成源电极并在第二区域中形成漏电极，其中源电极和漏电极具有暴露的末端并且包括易受自限氧化影响的材料，

-将源电极和漏电极置于氧化介质中，从而将源电极和漏电极的暴露末端转化为氧化物的共形层，以及