[发明专利]优化的SM4算法线性层电路

说明书

本发明涉及优化的SM4算法线性层电路，具体包括第一模块、第二模块、第三模块、第四模块、第五模块和第六模块，第一模块的输出信号受部分总输入信号影响,第二模块的输出信号受部分总输入信号以及第一模块的部分输出信号影响,第三模块的输出信号受部分总输入信号以及第一模块和第二模块的部分输出信号影响,第四模块的输出信号受第一模块、第二模块以及第三模块的部分输出信号影响,第五模块的输出信号受第二模块以及第四模块的部分输出信号影响,第六模块的输出信号受第二模块以及第五模块的部分输出信号影响。本发明的SM4算法线性层电路中异或门电路数目前已知最少，降低了整体密码算法硬件实现的成本及面积。

技术领域

本发明涉及SM4算法的加密实现技术，具体的涉及一种优化的SM4算法线性层电路。

背景技术

随着轻量级应用越来越普遍,为了适应资源受限平台,密码算法的优化实现越来越受到广泛关注,如图1所示，我国商用分组密码标准(SM4算法)属于常用密码算法的一种，是我国国家密码管理局发布的密码行业标准,适用于无线局域网和可信计算系统,在我国密码行业中占据着极其重要的地位。

扩散作为设计密码算法的两个基本准则之一,对于密码算法的安全性起着至关重要的作用,而密码算法的线性部件是实现扩散的主要组件。因此,在研究密码算法的硬件实现时,线性部件的硬件实现开销也不容忽视。

密码算法线性层可由矩阵表示，其实现代价也可由实现该矩阵所需异或数来评估。研究表明，求解线性矩阵的最少异或数实现(即最优实现)是一个NP-困难问题。因此，学者们提出了一系列高效的启发式算法搜索矩阵的优化实现，比如算法Paar1、RPaar1、Paar2、BP、BFI(Banik等人的方法)、RNBP、A1以及A2。值得注意的是，这些算法给出的矩阵实现与矩阵的大小以及稠密度有关，对于较大、较稠密的矩阵，上述搜索算法给出的实现仍有进一步优化的空间。

发明内容

本发明要解决的技术问题是针对以上不足，提供一种优化的SM4算法线性层电路，可减少电路所需异或门电路数量来降低密码算法线性层的实现成本以及所需硬件面积,从而达到优化整体密码算法硬件实现的目的。

为解决以上技术问题，本发明采用以下技术方案：

优化的SM4算法线性层电路，包括第一模块、第二模块、第三模块、第四模块、第五模块和第六模块，设线性层电路总输入信号为{x₀,x₁,…,x₃₁},输出信号为{y₀,y₁,…,y₃₁}，寄存器记为t_i，则所述第一模块的输入信号为：

x₀,x₁,x₂,x₃,x₅,x₆,x₇,x₈,x₉,x₁₀,x₁₁,x₁₂,x₁₃,x₁₄,x₁₅,x₁₇,x₁₈,x₁₉,x₂₀,x₂₁,x₂₂,x₂₃,x₂₄,x₂₅,x₂₆,x₂₇,x₂₈,x₂₉,x₃₀,x₃₁，输出信号为：