[发明专利]一种多芯片并联封装模块内芯片峰值结温的无损测试方法在审
申请号: | 202011419747.2 | 申请日: | 2020-12-06 |
公开(公告)号: | CN112698173A | 公开(公告)日: | 2021-04-23 |
发明(设计)人: | 郭春生;魏磊;张仕炜;赵迪 | 申请(专利权)人: | 北京工业大学 |
主分类号: | G01R31/26 | 分类号: | G01R31/26 |
代理公司: | 北京思海天达知识产权代理有限公司 11203 | 代理人: | 沈波 |
地址: | 100124 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 芯片 并联 封装 模块 峰值 无损 测试 方法 | ||
1.一种多芯片并联封装模块内芯片峰值结温的无损测试方法,实现该方法的装置包括被测含多芯片并联开关模块(1)、并联测试夹具(2)、温箱或温控平台(3)、测试源表(4);所述温箱或温控平台(3)用于对所述模块(1)加温,所述测试源表(4)用于给所述被测模块(1)施加不同电流,测量导通压降;其特征在于,所述测试方法包括以下步骤:
步骤一:将所述模块(1)放置于所述器件夹具(2)上,后将所述模块(1)放置于所述温箱或温控平台(3),利用所述温箱或温控平台(3)给所述模块(1)加热;
步骤二:设置所述温箱或温控平台(3)初始温度,使得所述模块(1)温度稳定在所述温箱或温控平台(3)设定温度,温度稳定后,利用所述测试源表(4)按一定步长施加校温电流,测试得到不同校温电流下所述模块(1)的导通压降;
步骤三:按一定步长改变所述温箱或温控平台(3)温度,重复步骤二中校温电流测试,测出不同温度、校温电流下所述模块(1)的导通压降;
步骤四:根据特定测试电流与模块(1)并联芯片的数量,将校温电流转换成电流占比,然后绘制基于特定测试电流的不同电流占比下电压-温度曲线簇;
步骤五:对所述模块(1)施加正常工作大电流和特定测试电流,待工作稳定后,断开工作电流,获取特定测试电流下所述模块(1)的导通压降;
步骤六:根据所述模块(1)的基于特定测试电流的导通压降,校对不同电流占比下电压-温度曲线簇,获取对应电流占比与温度值,绘制特定电流下电流占比-温度曲线;
步骤七:根据不同特定测试电流下电流占比-温度曲线交点,确定所述被测含多芯片并联开关模块(1)峰值结温以及对应电流占比。
2.根据权利要求1所述的一种多芯片并联封装模块内芯片峰值结温的无损测试方法,其特征在于,无需测量所述被测含多芯片并联开关模块(1)内各芯片电学参数,根据所述被测含多芯片并联开关模块(1)在特定电流下导通压降,即可获取所述被测含多芯片并联开关模块(1)最高芯片结温,即峰值结温。
3.根据权利要求1所述的一种多芯片并联封装模块内芯片峰值结温的无损测试方法,其特征在于,步骤一所述的器件加热中,对于分立器件通过所述并联测试夹具(2)并联放置于所述温箱或温控平台(3)上加热,多芯片模块直接放置于所述温箱或温控平台(3)上加热。
4.根据权利要求1所述的一种多芯片并联封装模块内芯片峰值结温的无损测试方法,其特征在于,步骤二所述的校温电流为不引起所述被测含多芯片并联开关模块(1)的小电流,且为所述被测含多芯片并联开关模块(1)的干路总电流,由于校温电流小,功耗低,避免器件产生自温升。
5.根据权利要求1所述的一种多芯片并联封装模块内芯片峰值结温的无损测试方法,其特征在于,步骤四所述的根据特定测试电流与并联所述被测含多芯片并联开关模块(1)内芯片的数量,将校温电流转换成电流占比的具体转换公式如下:
其中电流占比为P,校温电流为IA,特定测试电流为IB,并联器件数量为N。
6.根据权利要求1所述的一种多芯片并联封装模块内芯片峰值结温的无损测试方法,其特征在于,步骤六所述的特定电流下电流占比-温度曲线方法是:将特定电流下测得的所述被测含多芯片并联开关模块(1)的导通压降值,代入每个特定测试电流相对应的不同电流占比下电压-温度曲线簇,得到每个特定测试电流下的一系列不同电流占比下温度值,然后绘制拟合得到电流占比-温度变化曲线。
7.根据权利要求1所述的一种多芯片并联封装模块内芯片峰值结温的无损测试方法,其特征在于,测试电流不少两个;特定电流不少于两个。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京工业大学,未经北京工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011419747.2/1.html,转载请声明来源钻瓜专利网。