[发明专利]一种多芯片并联封装模块内芯片峰值结温的无损测试方法

说明书

本发明公开了一种模块内并联器件峰值芯片温度的无损测试方法，该方法通过构建特定测试电流下的基于电流占比的温度‑导通压降曲线簇，实现对并联器件或模块的峰值结温测量。获得校温电流‑温度‑导通压降三维数据库，根据测试电流与并联器件数量，利用电流转换公式，得到特定测试电流下的基于电流占比的温度‑导通压降曲线簇；利用曲线簇和测量得到器件工作状态测试小电流对应的导通压降，得出不同测试电流下的电流占比‑温度曲线；最后，根据不同测试电流下电流占比‑温度曲线交点，确定并联器件或模块的峰值结温和电流占比。利用该方法，可在成熟小电流压降法的基础上，无需增加额外设备，即可实现模块内并联器件峰值芯片温度的无损测量。

技术领域

本发明涉及多芯片并联封装模块内芯片峰值结温的测试方法，属于功率半导体器件测试领域。

背景技术

功率半导体开关器件/模块作为电力电子系统中关键部件之一，主要应用于逆变器、整流器等，实现对电能的控制与转换，是电力变换技术的核心。当下广泛应用于新能源汽车、铁路运输、风力发电、高压输配电等领域，在各个应用领域对其电流、电压以及功率容量需求与日俱增。在解决高压、高流以及大功率应用时，现有单个分立器件电流容量远远不能满足大容量的电力变换需求，且大容量的单个分立器件制造难度大，成本较高，基于单个器件的功率等级以及电流容量限制，目前多采用分立器件并联或以多芯片并联封装的模块化方式，实现电流容量或功率扩展。在并联使用中，由于各芯片自身差异以及散热条件不同等因素，工作中产生的热功耗使得各芯片温度分布不均匀，其中温度最高的芯片可靠性与寿命，决定着并联体系或模块的使用可靠性上限，因此对并联器件或模块的峰值结温测量尤为重要。

目前，对于单个半导体器件的结温测量已有成熟的方法和体系，不破坏封装的无损结温测量主要以基于电学法的小电流压降法以及热阻计算为主。而在并联应用体系中，由于芯片并联封装在同一模块中难以实现对各芯片支路进行测试，而使用传统单器件测试方法测量并联器件干路，测试结果与峰值结温误差较大，难以评估并联器件或模块可靠性。同时目前对于并联器件或模块的峰值结温测量，只能采用破坏封装的红外测量方式，尚无合适无损电学测试方法。尤其对于压接等新型封装，破坏封装后无法保证电气连接，红外等测量方法不再适用。

发明内容

针对上述问题，本发明提出一种多芯片并联封装模块内芯片峰值结温的测试方法，该方法在小电流压降法的基础上，通过对校温曲线库的变换演进，实现对多芯片并联的峰值结温测量。该方法无需增加额外的测试电路，利用现有成熟体系下的小电流测试设备即可进行校温曲线的测定以及峰值结温的测量。

本发明采用的技术方案如下：

在不同温度、校温电流下，对并联器件或模块整体进行导通压降的测量，得到温度-校温电流-导通压降的三维数据库，选取特定测试电流，根据电流占比转换公式，得到任意特定测试电流下的关于电流占比的温度-导通压降校温曲线簇。然后在器件工作时，根据特定测试电流测出并联器件或模块电压，代入每个特定测试电流相对应的不同电流占比下电压-温度曲线簇，得到每个特定测试电流下的一系列不同电流占比下温度值，然后绘制拟合得到电流占比-温度变化曲线。最后根据不同特定测试电流(不少于两个)下电流占比-温度曲线交点，确定并联器件或模块的峰值结温。

实现该方法的设备包括被测含多芯片并联的模块1、并联测试夹具2、温箱或温控平台3、测试源表4；所述温箱或温控平台3用于对所述模块1加温，所述测试源表4用于给所述被测模块1施加不同电流，测量导通压降。

本发明的特征在于，该发明还包括以下步骤：

步骤一：将模块1放置于并联测试夹具2上，后将模块1与并联测试夹具2放置于温箱或温控平台3，利用温箱或温控平台3给模块1加热；

步骤二：设置温箱或温控平台3初始温度，使得模块1温度稳定在温箱或温控平台3设定温度，温度稳定后，利用测试源表4按一定步长施加校温电流，测试得到不同校温电流下模块1的导通压降；