[发明专利]电子封装件及其制法

说明书

一种电子封装件及其制法，包括在一承载结构上于第一电子元件与第二电子元件之间配置有至少一防护结构，使形成于该承载结构上以包覆该防护结构并接触该第一与第二电子元件的填充材产生于该第一电子元件及第二电子元件的内部的应力得以减少，以避免该第一电子元件及第二电子元件发生破裂，提升该电子封装件的可靠度。

技术领域

本发明有关一种电子封装件及其制法，尤指一种多芯片封装结构的电子封装件及其制法。

背景技术

随着科技的演进，电子产品需求趋势朝向异质整合迈进，为此，多芯片封装结构(MCM/MCP)逐渐兴起。

如图1所示的多芯片封装结构1，通过将多个半导体芯片11通过多个焊锡凸块13结合至一封装基板10上，再形成包覆该多个半导体芯片11的封装材料14。从而通过将多颗半导体芯片封装成单一芯片特性，使其具有较多的I/O数，且可以大幅增加处理器的运算能力，减少信号传递的延迟时间，以应用于高密度线路/高传输速度/高叠层数/大尺寸设计的高阶产品。

然而，现有多芯片封装结构1于封装时，该封装材料14可能会形成于该半导体芯片11的角落处或非作用面11b的边缘，且该封装材料14相对杨氏系数(Young's modulus)大，使该半导体芯片11的内部应力增高，造成该半导体芯片11的应力集中，导致该封装材料14发生裂痕且延伸至该半导体芯片11而发生破裂，以致于该多芯片封装结构1的可靠度不佳。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺陷，本发明提供一种电子封装件及其制法，以提高电子封装件的可靠度。

本发明的电子封装件包括：承载结构；第一电子元件与第二电子元件，其间隔设置于该承载结构上，以令该第一电子元件与该第二电子元件之间形成有一空间；防护结构，其设于该承载结构上且位于该第一电子元件与第二电子元件之间；以及填充材，其形成于该承载结构上并形成于该空间中且包覆该防护结构。

本发明还提供一种电子封装件的制法，包括：将第一电子元件及第二电子元件间隔设置于一具有防护结构的承载结构上，其中，该第一电子元件与该第二电子元件之间形成有一空间，且该防护结构位于该第一电子元件与第二电子元件之间；以及形成填充材于该承载结构上，以令该填充材包覆该防护结构，且令该填充材形成于该空间中。

前述的电子封装件及其制法中，该第一电子元件及第二电子元件电性连接该承载结构。

前述的电子封装件及其制法中，该防护结构为金属结构。

前述的电子封装件及其制法中，该防护结构为网状或挡块状。

前述的电子封装件及其制法中，该防护结构具有至少一外露该承载结构的镂空部。

前述的电子封装件及其制法中，该承载结构具有多个电性连接该第一电子元件及/或第二电子元件的电性接触垫，以令该电性接触垫相对于该承载结构表面的高度大于该防护结构相对于该承载结构表面的高度。

前述的电子封装件及其制法中，该承载结构定义有一置晶区及围绕该置晶区的外围区，以令该第一电子元件与第二电子元件位于该置晶区中，且该防护结构还配置于该外围区上。例如，该防护结构的布设区域的范围大于该第一电子元件垂直投影至该承载结构上的面积及/或该第二电子元件垂直投影至该承载结构上的面积。

前述的电子封装件及其制法中，还包括形成封装层于该承载结构上以包覆该第一电子元件与第二电子元件。例如，该第一电子元件及/或该第二电子元件外露于该封装层。