[发明专利]集成式组合件以及形成集成式组合件的方法

说明书

本申请案涉及集成式组合件以及形成集成式组合件的方法。一些实施例包含一种形成集成式组合件的方法。交替的第一和第二材料的堆叠形成于导电结构之上。所述导电结构包含含金属材料之上的含半导体材料。开口形成为延伸穿过所述堆叠且穿过所述含半导体材料，以使所述含金属材料暴露。所述含半导体材料掺杂有碳和/或掺杂有一或多种金属。在所述含半导体材料的所述掺杂之后，移除所述堆叠的所述第二材料以形成空隙。导电材料形成于所述空隙内。绝缘材料形成于所述开口内。一些实施例包含具有分布在半导体材料的至少一部分内的碳的集成式组合件。

技术领域

集成式组合件(例如三维NAND存储器装置)，以及形成集成式组合件的方法。

背景技术

存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器形式的快闪存储器来代替常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。

NAND可以是快闪存储器的基本架构，且可经配置以包括竖直堆叠的存储器单元。

在具体地描述NAND之前，可能有帮助的是更一般地描述集成式布置内的存储器阵列的关系。图1示出包含以下各项的现有技术装置1000的框图：存储器阵列1002，其具有布置成行和列的多个存储器单元1003；以及存取线1004(例如，用以传导信号的字线WL0到WLm)和第一数据线1006(例如，用以传导信号的位线BL0到BLn)。存取线1004和第一数据线1006可用于将信息传送到存储器单元1003且从所述存储器单元传送信息。行解码器1007和列解码器1008解码地址线1009上的地址信号A0到AX，以确定要存取存储器单元1003中的哪些存储器单元。感测放大器电路1015操作以确定从存储器单元1003读取的信息的值。I/O电路1017在存储器阵列1002与输入/输出(I/O)线1005之间传送信息的值。I/O线1005上的信号DQ0到DQN可表示从存储器单元1003读取或将写入到所述存储器单元的信息的值。其它装置可通过I/O线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用于控制将在存储器单元1003上执行的存储器操作，并利用控制线1020上的信号。装置1000可分别在第一供应线1030和第二供应线1032上接收供应电压信号Vcc和Vss。装置1000包含选择电路1040和输入/输出(I/O)电路1017。选择电路1040可经由I/O电路1017对信号CSEL1到CSELn作出响应，以选择第一数据线1006和第二数据线1013上的可表示待从存储器单元1003读取或待编程到所述存储器单元中的信息的值的信号。列解码器1008可基于地址线1009上的A0到AX地址信号来选择性地激活CSEL1到CSELn信号。选择电路1040可选择第一数据线1006和第二数据线1013上的信号，以在读取和编程操作期间，提供存储器阵列1002与I/O电路1017之间的通信。