[发明专利]静态随机存储器及其控制方法

说明书

本发明实施例公开了一种静态随机存储器及其控制方法。静态随机存储器包括多条字线、多条位线、多个存储单元、读取辅助电路和控制信号线，所述存储单元连接至对应的字线和位线；所述读取辅助电路的控制端连接至所述控制信号线，所述读取辅助电路的第一端和第二端分别连接至不同的字线；所述读取辅助电路用于在控制信号的控制下导通，以使对应的两条字线连通。与现有技术相比，本发明实施例简化了读取辅助电路的结构，从而减小了读取辅助电路所占用的面积、减小了电路漏电、提升了静态随机存储器对干扰的容忍度、提升了稳定性和可靠性。

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种静态随机存储器及其控制方法。

背景技术

存储器分为闪存(Flash)、动态随机存储器(Dynamic Random Access Memory，DRAM)和静态随机存储器(Static Random-Access Memory，SRAM)。其中，相比于Flash和DRAM，SRAM以其读写速度快及不需要周期性更新的特点，成为关键性系统存储模块的首选，如CPU与主存之间的高速缓存等。

随着半导体技术的发展，SRAM的操作电压越来越低，这使得SRAM的电压容忍度越来越低。在现有技术中，为了提升SRAM的电压容忍度，通常在SRAM中增加读取辅助电路。然而，现有的读取辅助电路的结构复杂，因此占用的面积较大、漏电较大。

发明内容

本发明实施例提供一种静态随机存储器及其控制方法，以简化读取辅助电路的结构，从而减小读取辅助电路所占用的面积、减小电路漏电。

第一方面，本发明实施例提供了一种静态随机存储器，包括：

多条字线、多条位线和多个存储单元，所述存储单元连接至对应的字线和位线；

读取辅助电路和控制信号线，所述读取辅助电路的控制端连接至所述控制信号线，所述读取辅助电路的第一端和第二端分别连接至不同的字线；所述读取辅助电路用于在控制信号的控制下导通，以使对应的两条字线连通。

可选地，所述读取辅助电路连接于相邻两条所述字线之间；

或者，所述读取辅助电路连接的两条所述字线间隔N条所述字线，N为正整数。

可选地，每条所述字线均连接有对应的所述读取辅助电路。

可选地，所述读取辅助电路包括：第一晶体管，所述第一晶体管的栅极作为所述读取辅助电路的控制端，所述第一晶体管的第一极作为所述读取辅助电路的第一端，所述第一晶体管的第二极作为所述读取辅助电路的第二端。

可选地，所述存储单元包括：

第一反相器和第二反相器，所述第一反相器的输入端和所述第二反相器的输出端连接，所述第一反相器的输出端和所述第二反相器的输入端连接；

第二晶体管，连接于所述第一反相器的输入端和第一位线之间；

第三晶体管，连接于所述第一反相器的输出端和第二位线之间；

所述第一晶体管、所述第二晶体管和所述第三晶体管均为N型晶体管或P型晶体管。

可选地，静态随机存储器还包括：有效存储区和无效存储区；

所述存储单元设置于所述有效存储区；所述读取辅助电路设置于所述无效存储区。

可选地，静态随机存储器还包括：

第一导电图案层，包括多条字线，所述字线由所述有效存储区延伸至所述无效存储区；

第二导电图案层，包括多条导电连接线；所述读取辅助电路通过所述导电连接线与所述字线连接。