[发明专利]用于锂电池保护芯片中的充放电控制电路

说明书

本发明涉及锂电池保护芯片技术领域，尤其涉及一种用于锂电池保护芯片中的充放电控制电路，包括译码器、第一驱动器、第二驱动器、第三驱动器、第一反相器、第二反相器、第三反相器和控制电路，控制电路包括第一电平转换电路、第二电平转换电路、充放电主控制管、第一CMOS开关和第二CMOS开关。本发明通过动态地控制衬底和栅极的电位切换，实现充放电控制的功能，在保持小导通电阻的前提下，大大减小MOS管所占的面积，大大减小制造成本。

技术领域

本发明涉及锂电池保护芯片技术领域，尤其涉及一种用于锂电池保护芯片中的充放电控制电路。

背景技术

目前的电池保护芯片通过检测VDD和VM电压，对电池电压和流经电池的电流大小进行监测，如图9所示，在必要时切断充电或者放电回路，从而起到对电池的保护作用。现有技术中充放电控制管集成在芯片内部，由两个NMOS分别控制充电通路和放电通路，由于要求这两个MOS管导通时的导通电阻尽可能小，这两个MOS的面积往往非常大，导致芯片成本过高或者封装过大，如果面积小又会导致芯片功耗过大，因此，对于把充放电控制管集成在芯片内部的方案存在很大的瓶颈。

发明内容

本发明提供了一种用于锂电池保护芯片中的充放电控制电路，具有兼容性高、尺寸小、减小芯片发热功率等优点。

为了实现本发明的目的，所采用的技术方案是：用于锂电池保护芯片中的充放电控制电路，包括译码器、第一驱动器、第二驱动器、第三驱动器、第一反相器、第二反相器、第三反相器和控制电路，控制电路包括第一电平转换电路、第二电平转换电路、充放电主控制管、第一CMOS开关和第二CMOS开关，译码器输出的数字信号V1依次经过第一驱动器、第一反相器和第一电平转换电路控制充放电主控制管的栅极电位VG1，译码器输出的数字信号V2依次经过第二驱动器、第二反相器控制第二CMOS开关的闭合和断开，译码器输出的数字信号V3依次经过第三驱动器、第三反相器和第二电平转换电路控制第一CMOS开关的闭合和断开，第一CMOS开关第二CMOS开关联合控制充放电主控制管的衬底电位。

作为本发明的优化方案，第一电平转换电路包括第一PMOS管M6、第一电阻R1、第一NMOS管M4、第二NMOS管M5、第二电阻R2和第二PMOS管M7，第一PMOS管M6的漏极和第一NMOS管M4的漏极通过第一电阻R1连接，第二PMOS管M7的漏极和第二NMOS管M5的漏极通过第二电阻R2连接，第一PMOS管M6的源极和第二PMOS管M7的源极相连，第一NMOS管M4的源极和第二NMOS管M5的源极相连，第一PMOS管M6的漏极和第二NMOS管M5的栅极相连，第一NMOS管M4的栅极和第二PMOS管M7的漏极相连。

作为本发明的优化方案，第二电平转换电路包括第三PMOS管M10、第三电阻R3、第三NMOS管M8、第四NMOS管M9、第四电阻R4和第四PMOS管M11，第三PMOS管M10的漏极和第三NMOS管M8的漏极通过第三电阻R3连接，第四PMOS管M11的漏极和第四NMOS管M9的漏极通过第四电阻R4连接，第三PMOS管M10的源极和第四PMOS管M11的源极相连，第三NMOS管M8的源极和第四NMOS管M9的源极相连，第三PMOS管M10的漏极和第四NMOS管M9的栅极相连，第三NMOS管M8的栅极和第四PMOS管M11的漏极相连。

作为本发明的优化方案，第一CMOS开关包括第五NMOS管M3和第五PMOS管M12，第五PMOS管M12的漏极与第五NMOS管M3的源极相连，第五NMOS管M3的衬底和漏极均与第五PMOS管M12的源极相连。

作为本发明的优化方案，第二CMOS开关包括第六NMOS管M2和第六PMOS管M13，第六PMOS管M13的源极与第六NMOS管M2的漏极相连，第六NMOS管M2的衬底和源极均与第六PMOS管M13的漏极相连。