[发明专利]一种封装方法、装置、设备及介质

说明书

本发明实施例提供了一种封装方法、装置、设备及介质，由于本发明实施例调整主芯片DIE中的双倍速率同步动态随机存储器DDR的第一焊盘的顺序与已知合格芯片KGD中的动态随机存储器DRAM的第二焊盘的顺序一致，将该第一焊盘与该第二焊盘通过引线键合在一起。在本发明实施例中，对DDR的第一焊盘与DRAM的第二焊盘进行引线键合(Wirebond)，即直接将DDR的第一焊盘与DRAM的第二焊盘连接在一起，减少了DQ高速信号的传输时间，提高了BGA芯片的工作效率，同时通过这种键合方式减小了BGA芯片的尺寸，提高了用户的使用感受。

技术领域

本发明涉及芯片封装技术领域，尤其涉及一种封装方法、装置、设备及介质。

背景技术

随着半导体行业的快速发展，系统级封装(System In Package，SIP)技术被广泛应用在半导体制作技术领域。现有技术中，在对球栅阵列结构(Ball Grid Array，BGA)芯片进行封装时，针对主芯片(DIE)上的双倍速率同步动态随机存储器(Double Datarate，DDR)与已知合格芯片(Known good die，KGD)中的动态随机存储器(Dynamic Random AccessMemory，DRAM)进行连接时，先要将DDR的焊盘与基板相连，然后再将DRAM的焊盘与基板相连，从而实现DQ高速信号在该DDR和该DRAM上的连接通信。对于这种封装方法，DQ高速信号的传输时间长，影响BGA芯片的正常工作，同时这种封装方式的占用面积大，不利于BGA芯片的小型化发展。

发明内容

本发明实施例提供了一种封装方法、装置、设备及介质，用以解决现有的封装技术中，DQ高速信号的传输时间长，影响BGA芯片的正常工作，封装方式的占用面积大的问题。

本发明实施例提供一种封装方法，所述方法包括：

识别主芯片DIE中的双倍速率同步动态随机存储器DDR的每个第一引脚对应的第一焊盘，以及已知合格芯片KGD中的动态随机存储器DRAM的每个第二引脚对应的第二焊盘；

根据每个所述第一焊盘、第二焊盘以及预先保存的第一引脚与第二引脚的对应关系，连接每个第一焊盘与对应的第二焊盘。

进一步地，所述连接每个第一焊盘与对应的第二焊盘包括：

针对每个第一焊盘，将该第一焊盘与对应的第二焊盘进行引线键合。

进一步地，所述引线为钯铜线。

进一步地，所述钯铜线的直径为18微米。

本发明实施例还提供一种封装装置，所述装置包括：

识别模块，用于识别主芯片DIE中的双倍速率同步动态随机存储器DDR的每个第一引脚对应的第一焊盘，以及已知合格芯片KGD中的动态随机存储器DRAM的每个第二引脚对应的第二焊盘；

封装模块，用于根据每个所述第一焊盘、第二焊盘以及预先保存的第一引脚与第二引脚的对应关系，连接每个第一焊盘与对应的第二焊盘。

进一步地，所述封装模块，具体用于针对每个第一焊盘，将该第一焊盘与对应的第二焊盘进行引线键合。

进一步地，所述引线为钯铜线。

进一步地，所述钯铜线的直径为18微米。

本发明实施例还提供一种电子设备，所述电子设备至少包括处理器和存储器，所述处理器用于执行存储器中存储的计算机程序时实现上述任一的封装方法的步骤。

本发明实施例还提供一种计算机可读存储介质，其存储有计算机程序，所述计算机程序被处理器执行时实现上述任一的封装方法的步骤。