[发明专利]一种双向稳压静电浪涌全芯片保护集成电路

说明书

本发明涉及集成电路的静电放电防护及抗浪涌领域,公开了一种双向稳压静电浪涌全芯片保护集成电路，该电路的结构中心对称设置，在实际使用时本发明在PS、PD、NS、ND、DS、SD六种工作模式中的电流泄放路径双向完全相同且均有稳压二极管辅助SCR触发特征，另外在I/O、VSS与VDD任意两端口之间均有对称正反向EOS/ESD保护特性，可减小芯片设计面积和寄生电容，降低导通电阻，增强EOS/ESD鲁棒性。

技术领域

本发明涉及集成电路的静电放电防护及抗浪涌领域，具体涉及一种双向稳压静电浪涌全芯片保护集成电路。

背景技术

电子产品在使用过程中，静电放电或浪涌是使其失效的主要原因。随着集成电路按缩比规律向超深亚微米及纳米方向发展，器件栅氧化物越来越薄，沟道长度越来越短，集成电路对静电与浪涌的损伤越来越敏感。根据对电子产品失效机理的分析统计，一半以上电子元件的失效是由浪涌(EOS)和静电放电(ESD)引起。尤其伴随集成电路制造工艺的不断发展以及电子系统复杂度的不断提升，多系统集成复杂SOC的EOS/ESD防护需求日益增多，集成电路的EOS/ESD防护设计难度也在不断的增大。

电子产品在实际应用过程中，在IC内部或板级电路的I/O端、电源或热插拔接口都有可能遭受ESD或EOS损伤，由于ESD或EOS放电方向具有不确定性，通常需要对IC内部或板级电路的相应端口设计具有正反向ESD或EOS抑制功能的电路保护单元。

目前常见EOS/ESD的基本保护单元主要有二极管(Diode)、双极型晶体管(BJT)、金属氧化物半导体场效应晶体管(MOSFET)、横向与纵向扩散MOSFET(LDMOS/VDMOS)以及可控硅整流器(SCR)等。SCR作为单向的防护器件，虽然具有结构简单，快速导通，强鲁棒性的突出特点，但其在反向ESD作用下仅表现为一个普通二极管，传统单向的ESD/TVS保护网络已不能广泛为IC以及板级电路的I/O端、电源或热插拔接口提供全模式的EOS/ESD防护功能。

发明内容

鉴于背景技术的不足，本发明是提供了一种双向稳压静电浪涌全芯片保护集成电路，所要解决的技术问题是现有单向ESD防护应用中器件占用芯片面积过大，防护效能低下的状况，不能为IC以及板级电路的I/O端、电源或热插拔接口提供全模式的EOS/ESD防护功能。

为解决以上技术问题，本发明提供了如下技术方案：

实施方式一，一种双向稳压静电浪涌全芯片保护集成电路，包括P型衬底，P型衬底的上表面分别设有第一P阱、第一N阱和第二N阱，第一P阱的左侧面与第一N阱的右侧面连接，第一N阱的左侧面与P型衬底的左侧面齐平，第一N阱上设有第一P+注入区，第一P+注入区的右侧间隔设有第一N+注入区，第一N+注入区分别在第一N阱和第一P阱上；

第一P阱的右侧面与第二N阱的左侧面连接，第二N阱的右侧面与P型衬底的右侧面齐平，第二N阱上设有第五P+注入区，第五P+注入区的左侧间隔设有第三N+注入区，第三N+注入区分别在第一P阱和第二N阱上；

第一P阱在第一N+注入区和第三N+注入区之间设有第二P+注入环。

实施方式二，在实施方式一的基础上，第一N阱和第二N阱在第二P+注入环的两侧对称设置。

实施方式三，在实施方式二的基础上，第一P+注入区和第五P+注入区在第二P+注入环的两侧对称设置。

实施方式四，在实施方式三的基础上，第二P+注入环的左侧面与第一N+注入区的右侧面的间距和第二P+注入环的右侧面与第三N+注入区的左侧面的间距相同。

实施方式五，在实施方式一至四任一种实施方式的基础上，第三P阱在第二P+注入环内设有第三N阱，第三N阱上沿纵向设有工字型的第二N+注入区，第三N阱在第二N+注入区的两横部之间设有第三P+注入区和第四P+注入区，第三P+注入区和第四P+注入区关于第二N+注入区的纵部对称设置。