[发明专利]一种用于FPGA型时间数字转换器的延迟线校准电路

权利要求书

1.一种用于FPGA型时间数字转换器的延迟线校准电路，其特征在于，所述延迟线校准电路由环形振荡器电路、控制电路、CAL_RAM与LUT_RAM存储单元组成；

所述环形振荡器电路由复位信号控制起振，用于生成标定用的随机脉冲信号；所述控制电路通过有限状态机控制CAL_RAM和LUT_RAM的读写，完成延迟线的标定和计数值的累加；

所述CAL_RAM和LUT_RAM电路通过调用Block RAM IP核实现，在标定状态下，CAL_RAM用于对延迟线中各延迟单元处出现跳变的次数进行存储；在累加状态下，LUT_RAM用于对跳变次数的累加值进行存储。

2.根据权利要求1所述的一种用于FPGA型时间数字转换器的延迟线校准电路，其特征在于，

标定状态下，环形振荡器电路生成的随机脉冲信号引入延迟线，在延迟线的各延迟单元处产生1、0跳变；上升沿到来时，寄存器锁存1、0跳变的位置信息，得到温度计码，温度计码经过译码器译码成二进制码，将二进制码作为CAL_RAM的读地址和写地址，在该二进制码对应地址处加1，至此完成一次标定；

标定状态结束后，电路进入累加状态，将CAL_RAM[1]、CAL_RAM[2]……CAL_RAM[d]和CAL_RAM[d+1]/2的和存入LUT_RAM[d]中。

3.根据权利要求1所述的一种用于FPGA型时间数字转换器的延迟线校准电路，其特征在于，所述环形振荡器电路由10个查找表构成的反相器和1个二输入与非门首尾相连，构成振荡环，由复位信号控制起振，从反相器处引出抽头信号，抽头信号经过与门得到随机脉冲信号。

4.根据权利要求1所述的一种用于FPGA型时间数字转换器的延迟线校准电路，其特征在于，所述环形振荡器电路生成的随机脉冲信号引入延迟链后输出温度计码，经译码电路译码生成二进制码，并将其输入到控制电路中，控制CAL_RAM和LUT_RAM的读写；

CAL_RAM[d+1]/2是通过对CAL_RAM[d+1]右移一位实现，LUT_RAM[d+1]中存储的计数值经过右移1位模块后变为原值的一半，实现将延时校准到第d+1个延时单元的中间位置。