[发明专利]片上系统芯片设计方案的测试方法及片上系统

说明书

本发明公开了一种片上系统芯片设计方案的测试方法，包括以下步骤：提供具有固化外设的可编程器件；其中，所述可编程器件被划分为可编程系统端和可编程逻辑端，且所述固化外设置于所述可编程系统端；将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化；将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接；利用所述固化外设对所述片上系统芯片的处理器的设计功能进行测试；本发明还公开了一种片上系统，解决现有技术中片上系统芯片测试过程导致资源消耗量大的问题，降低了片上系统芯片验证测试成本。

技术领域

本申请涉及FPGA设计领域，尤其涉及一种片上系统芯片设计方案的测试方法及片上系统。

背景技术

在SOC（片上系统）投片之前，需要使用FPGA（可编程门阵列）对其功能及性能进行测试，从而尽可能排除系统中存在的功能问题，同时确保性能能够满足要求，常见的SOC系统一般包括一个或多个处理器或控制器模块，总线，多个通过总线通信的外设模块，各部分模块将会占用大量的FPGA资源，为了使用尽可能完整的系统进行测试，添加尽可能多的外设模块参与测试，FPGA资源消耗量将会非常大，需要购买具有更大面积的FPGA进行系统的构建，验证测试成本将会提高。

本申请发明人发现现有技术SOC系统的设计存在以下问题：原FPGA设计添加太多外设模块测试，占用大面积的FPGA，同时导致FPGA资源消耗量大，因此，提供一种降低FPGA资源消耗量的低成本SOC系统是至关重要的。

发明内容

本发明主要目的在于提供一种片上系统芯片设计方案的测试方法及片上系统，旨在解决现有技术中片上系统芯片测试过程导致资源消耗量大的问题。

为实现上述目的，本发明提供一种片上系统芯片设计方案的测试方法，所述片上系统芯片设计方案的测试方法包括以下步骤：

在一实施例中，提供具有固化外设的可编程器件；其中，所述可编程器件被划分为可编程系统端和可编程逻辑端，且所述固化外设置于所述可编程系统端；

将待测试的片上系统芯片的设计方案采用所述可编程逻辑端进行处理器的实例化；

将位于所述可编程逻辑端的实例化的处理器与位于所述可编程系统端的固化外设建立连接；

利用所述固化外设对所述片上系统芯片的处理器的设计功能进行测试。

在一实施例中，固化外设为标准件，包括以下至少之一：通用异步收发传输器、串行外设接口、以太网、控制器局域网络、通用输入输出接口以及定时器。

在一实施例中，将待测试的片上系统芯片的剩余外设采用所述可编程逻辑端进行实例化，并与所述实例化的处理器建立连接；

利用所述固化外设和剩余外设对所述片上系统芯片的处理器的设计功能进行测试；

其中，所述剩余外设为所述可编程系统端未包括的外设。

在一实施例中，可编程系统端设有内存控制器；所述可编程逻辑端和所述可编程系统端共用所述内存控制器的内存。

在一实施例中，可编程系统端设有固化总线；所述方法还包括：将位于所述可编程逻辑端的实例化的处理器通过所述固化总线与位于所述可编程系统端的固化外设建立连接；其中，固化总线包括第一接口以及第二接口，所述第一接口的传输速度大于第二接口的传输速度。

在一实施例中，将位于可编程逻辑端的实例化的处理器通过所述固化总线的第二接口连接可编辑系统端的总线控制器；

所述总线控制器通过第二接口连接位于所述可编程系统端的固化外设。

在一实施例中，将位于可编程逻辑端的实例化的处理器通过所述固化总线的第一接口连接位于可编程系统端的内存控制器。