[发明专利]一种用于DSP的分段双冗余引导加载方法

说明书

本发明属于嵌入式软件技术领域，具体为一种用于DSP的分段双冗余引导加载方法。本发明公开了一种用于DSP的分段双冗余引导加载方法，将应用程序按程序代码大小分成多个段，将各段的运行地址、长度、CRC校验及各段代码冗余地固化于FLASH中，上电后根据各段的起始地址及长度将各段代码搬运至SRAM中，并计算搬运后SRAM内各段的校验CRC校验是否正确，若不正确则将该段代码从FLASH的冗余区重新搬到SRAM内；本发明能够解决FLASH存储器在长期存储后或受到外部干扰后存在单粒子翻转的问题，并提高应用程序搬运的可靠性；本发明分段将应用程序由FLASH搬运至RAM，各段校验出错后仅需搬运本段代码，无需再次搬运整个程序，可较少校验出错后应用程序的搬运时间。

技术领域

本发明属于嵌入式系统技术领域，具体为一种用于DSP的分段双冗余引导加载方法。

背景技术

TMS320C6000等系列DSP内部无FLASH存储器，应用程序一般固化于芯片外扩FLASH中。由于FLASH存储器读取速度较慢，在上电复位之后，需由引导加载软件将应用程序程序搬运(拷贝)至DSP内部SRAM或外扩SRAM中执行，实现系统的高速运行。

FLASH存储器在长期存储后或受到外部干扰后存在单粒子翻转的现象，导致搬运至RAM内的应用程序代码出错，导致应用运行不正确。

发明内容

本发明的目的在于保证将应用程序代码从FLASH存储器引导加载至SRAM存储器过程中应用程序代码的正确性，并提高固化于FLASH存储器中的程序代码长期存储后运行的可靠性。

为实现上述发明目的，本发明公开一种用于DSP的分段双冗余引导加载方法，其包括如下步骤：

步骤1：将应用程序代码按大小分为多个程序段，并计算每个段的CRC32校验值；

步骤2：将应用程序各段代码在SRAM内的运行地址、代码长度及CRC32校验值烧写至FLASH存储器中；

步骤3：将应用程序各段代码代码依次烧写至FLASH存储器A1～AN区域中，同时烧写至冗余区域B1～BN中；

步骤4：上电后，根据存储在FLASH存储器中的应用程序第1段代码的运行地址及长度将FLASH存储器中第1段代码A1区域数据搬运至SRAM的第1段代码区；

步骤5：计算搬运后SRAM中第1段代码区的CRC32校验值，并比较计算得到的校验值与存储在FLASH内第1段代码的校验值是否一致；

步骤6：若校验一致，则继续搬运第2段代码；

步骤7：若校验不一致，则将FLASH存储器中第1段代码冗余A2区域数据搬运至SRAM的第1段代码区，计算搬运后SRAM中第1段代码区的CRC32校验值，并比较计算得到的校验值与存储在FLASH内第1段代码的校验值是否一致；

步骤8：若校验一致，则继续搬运第2段代码；

步骤9：若校验不一致，则将错误代码及错误地址发送至上位机，同时终止运行；

步骤10：按照上述方法将应用程序各段的代码均搬运至SRAM且校验均正确后，启动运行应用程序。

如上述用于DSP的分段双冗余引导加载方法，为保证应用程序代码从FLASH存储器搬运值SRAM存储器的正确性，将应用程序代码分成了多个代码段，并将各段分别冗余地存储于FLASH存储器中。搬运后对SRAM内的各段代码分别进行校验，只有校验均正确才运行应用程序。

如上述用于DSP的分段双冗余引导加载方法，将应用程序代码分成了多个代码段，并按段进行搬运及校验，若某段校验错误，则只需将该段从冗余区域再次搬运至RAM即可，无需搬运整个应用程序，可减少校验错误时应用程序加载时间，减少引导加载的时间开销。