[发明专利]IC封装中的平面内电感器

说明书

一种集成电路(IC)封装衬底，其包括嵌入在电介质材料内的磁性材料。电介质材料的第一表面在磁性材料下方，并且电介质材料的与第一表面相对的第二表面在磁性材料之上。包括第一金属特征的金属化层嵌入在磁性材料内。第二金属特征在磁性材料和电介质材料的界面处。第二金属特征具有与电介质材料接触的第一侧壁和与磁性材料接触的第二侧壁。

背景技术

集成电路(IC)封装衬底材料内的电感结构的集成对于增加高性能IC器件中的功率传输是重要的。具有磁性材料的电感结构可以被放置在封装中的任何层中，从而实现多种类型的架构。例如，通过对封装衬底内的导电层进行图案化而形成的平面内电感器可以嵌入在磁芯材料内，所述磁芯材料集成在形成在封装衬底中的空腔内。

然而，磁性材料在封装衬底内的集成带来了工艺和架构上的挑战。嵌入式电感结构的集成的一个方面表现出针对无芯封装的挑战，在无芯封装中，具有改善的功率传输的迹线完全被磁性材料包围。用磁性材料完全包封迹线可能需要多次拆板(de-paneling)操作，例如，以访问封装堆积的背面，其中补充磁性材料施加在迹线之上，该迹线在正面堆积期间仅被部分地嵌入。在一些情况下，该补充磁性材料可能需要具有不同的磁性成分，从而带来与多种磁性材料相关联的其他复杂性。

允许完全包封而不进行拆板和/或允许单一磁性材料的方法和架构将减小工艺风险并添加工艺灵活性。

附图说明

根据下面给出的具体实施方式并根据本公开的各种实施例的附图，将更全面地理解本公开的实施例，然而，其不应该用于将本公开限制于特定实施例，而仅用于解释和理解。

被称为“截面”、“轮廓”、“平面”、和“等距”的图对应于笛卡尔坐标系内的正交平面。因此，在x-z平面中截取截面图和轮廓图，在x-y平面中截取平面图，并且在3维笛卡尔坐标系(x-y-z)中截取等距图。在适当的情况下，用轴来标记附图以指示图的取向。

图1示出了根据本公开的一些实施例的用于制作封装集成的平面内电感器的示例性方法(在图2A至图2M中示出)的工艺流程图。

图2A-图2M示出了根据本公开的一些实施例的在用于形成包括嵌入式电感器的封装衬底的示例性工艺流程的不同阶段处形成的代表性结构的截面图和平面图。

图3A-图3G示出了根据本公开的一些实施例的在用于形成包括封装嵌入式电感器的封装衬底的示例性工艺流程的不同阶段处形成的代表性结构的截面图。

图4A-图4G示出了根据本公开的一些实施例的在用于形成包括封装嵌入式电感器的封装衬底的示例性工艺流程的不同阶段处形成的代表性结构的截面图。

图5A-图5G示出了根据本公开的一些实施例的在用于形成包括封装嵌入式电感器的封装衬底的示例性工艺流程的不同阶段处形成的代表性结构的截面图。

图6A-图6R示出了根据本公开的一些实施例的在用于形成包括封装嵌入式电感器的封装衬底的示例性工艺流程的不同阶段处形成的代表性结构的截面图。

图7示出了根据本公开的一些实施例的包括耦合到IC芯片和主机部件的封装衬底的示例性封装组件的在x-z平面中的截面图。

图8示出了并入本公开的一些实施例的计算设备的块图。

具体实施方式

说明书中对“实施例”、“一个实施例”、“一些实施例”或“其他实施例”的提及表示结合实施例描述的特定特征、结构或特性包括在至少一些实施例中，但不一定是所有实施例。“实施例”、“一个实施例”或“一些实施例”的各种出现不一定全都指代相同的实施例。如果说明书表述部件、特征、结构或特性“可以”、“或许”或“能够”被包括，那么该特定部件、特征、结构或特性不必需被包括。如果说明书或权利要求提及“一”元件，这并不表示仅有一元件。如果说明书或权利要求提及“额外的”元件，这并不排除存在多于一个的额外的元件。