[发明专利]一种单向负阻浪涌防护芯片的制造方法在审
| 申请号： | 202011476918.5 | 申请日： | 2020-12-15 |
| 公开（公告）号： | CN112614782A | 公开（公告）日： | 2021-04-06 |
| 发明（设计）人： | 崔丹丹;裘立强;王毅 | 申请（专利权）人： | 扬州杰利半导体有限公司 |
| 主分类号： | H01L21/329 | 分类号： | H01L21/329;H01L29/06 |
| 代理公司： | 扬州市苏为知识产权代理事务所(普通合伙) 32283 | 代理人： | 葛军 |
| 地址： | 225008 江苏省扬州*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 单向 浪涌 防护 芯片 制造 方法 | ||
1.一种单向负阻浪涌防护芯片的制造方法，其特征在于，包括以下步骤：
S1、初始氧化：在晶片表面生长一层致密氧化膜；
S2、选择性光刻：将 P型晶片上方的N-区及两侧的N-环区氧化膜暴露出来，其它区域用光阻剂保护；
S3、N-氧化膜去除：将晶片上方及下方暴露出来的氧化膜去除；
S4、N-区磷预沉积：在晶片上方及下方暴露出来硅表面预沉积低浓度的N-；
S5、N-区再扩：将N-区域再推进；
S6、选择性光刻：将晶片上方N-区部分氧化膜暴露出来，其他区域用光阻剂保护；
S7、P+区氧化膜去除：将晶片上方N-区部分暴露出来上的氧化膜去除；
S8、P+区扩散：使用液态硼源在N-区暴露的硅表面预沉积一层浓硼；
S9、P+区再扩：将P+区域再推进；
S10、选择性光刻：将晶片上方P区下方N-区表面氧化膜暴露出来，其他区域用光阻剂保护；
S11、氧化膜去除：将晶片下方N-区暴露出来的氧化膜去除；
S12、N-区磷预沉积：在晶片下方暴露出来硅表面预沉积高浓度的N++；
S13、N++区再扩：将N++区域再推进，同时N-区受到N++区的浓度影响变成N+区，结深进一步推进；
S14、金属化：在晶片表面镀一层电极金属，加工完毕。
2.根据权利要求1所述的一种单向负阻浪涌防护芯片的制造方法，其特征在于，步骤S1中，氧化膜的厚度在20000-30000埃。
3.根据权利要求1所述的一种单向负阻浪涌防护芯片的制造方法，其特征在于，步骤S3、S7、S11中，分别使用BOE腐蚀液去除氧化膜。
4.根据权利要求1所述的一种单向负阻浪涌防护芯片的制造方法，其特征在于，步骤S4、S12中，分别使用POCL3液态源扩散。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于扬州杰利半导体有限公司，未经扬州杰利半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011476918.5/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
