[发明专利]一种单向负阻浪涌防护芯片的制造方法

说明书

一种单向负阻浪涌防护芯片的制造方法。本发明涉及芯片加工领域，尤其涉及一种单向负阻浪涌防护芯片的制造方法。提供了一种在无需晶片片厚极限减薄的情况下，使产品具有负阻特性及低的正向接触电压的单向负阻浪涌防护芯片的制造方法。本发明在工作中，包含P型衬底原硅片；通过在P型硅衬底的两侧进行淡磷掺杂形成N‑扩散区；在上侧N‑区进行浓硼掺杂形成P+区，在下侧N‑区掺杂浓磷，形成N++区，同时下层N‑区改变为N+区，从而制得单向负阻浪涌防护芯片。本发明避免了封装过程中晶片过薄而造成的应力，提升产品可靠性。

技术领域

本发明涉及芯片加工领域，尤其涉及一种单向负阻浪涌防护芯片的制造方法。

背景技术

浪涌防护器件要求其本身可以吸收大的浪涌电流从而保护后级电路不受损坏的作用。在电路所处应用范围内，器件在吸收浪涌电流后展现出残压，残压越小，后级电路受到浪涌及残压影响越小，其对后级电路影响越小保护越好。

器件的负阻特性要求器件具有较窄的基区宽度，传统的制造工艺由于扩散工艺及薄片生产操作难度大等限制，无法将基区做到很窄，很难实现负阻特性。

在半导体市场竞争越演越烈的今天，拥有一流的测试技术，保证产品质量是每个半导体分立器件制造厂必备的利器，因此为了保证半导体分立器件使用的可靠性，研究一种高可靠性的浪涌防护产品具有很重要的意义。

发明内容

本发明针对以上问题，提供了一种在无需晶片片厚极限减薄的情况下，使产品具有负阻特性及低的正向接触电压的单向负阻浪涌防护芯片的制造方法。

本发明的技术方案是：包括以下步骤：

S1、初始氧化：在晶片表面生长一层致密氧化膜；

S2、选择性光刻：将 P型晶片上方的N-区及两侧的N-环区氧化膜暴露出来，其它区域用光阻剂保护；

S3、N-氧化膜去除：将晶片上方及下方暴露出来的氧化膜去除；

S4、N-区磷预沉积：在晶片上方及下方暴露出来硅表面预沉积低浓度的N-；

S5、N-区再扩：将N-区域再推进；

S6、选择性光刻：将晶片上方N-区部分氧化膜暴露出来，其他区域用光阻剂保护；

S7、P+区氧化膜去除：将晶片上方N-区部分暴露出来上的氧化膜去除；

S8、P+区扩散：使用液态硼源在N-区暴露的硅表面预沉积一层浓硼；

S9、P+区再扩：将P+区域再推进；

S10、选择性光刻：将晶片上方P区下方N-区表面氧化膜暴露出来，其他区域用光阻剂保护；

S11、氧化膜去除：将晶片下方N-区暴露出来的氧化膜去除；

S12、N-区磷预沉积：在晶片下方暴露出来硅表面预沉积高浓度的N++；

S13、N++区再扩：将N++区域再推进，同时N-区受到N++区的浓度影响变成N+区，结深进一步推进；

S14、金属化：在晶片表面镀一层电极金属，加工完毕。

步骤S1中，氧化膜的厚度在20000-30000埃。

步骤S3、S7、S11中，分别使用BOE腐蚀液去除氧化膜。

步骤S4、S12中，分别使用POCL3液态源扩散。

本发明在工作中，包含P型衬底原硅片；通过在P型硅衬底的两侧进行淡磷掺杂形成N-扩散区；在上侧N-区进行浓硼掺杂形成P+区，在下侧N-区掺杂浓磷，形成N++区，同时下层N-区改变为N+区，从而制得单向负阻浪涌防护芯片。

本发明避免了封装过程中晶片过薄而造成的应力，提升产品可靠性。

附图说明

图1是本发明中S1的示意图，

图2是本发明中S2的示意图，