[发明专利]人工智能运算电路

权利要求书

1.一种人工智能运算电路，其特征在于，包括：

多个运算电路，各该运算电路包括：

一浮点数乘法模块，包括一第一选择单元、一第二选择单元及一乘法运算单元，该第一选择单元的一第一输入端用以接收一第一数值数据，该第一选择单元的一第二输入端用以接收该第一数值数据的多个尾数比特，该第二选择单元的一第一输入端用以接收一第二数值数据，该第二选择单元的一第二输入端用以接收该第二数值数据的多个尾数比特，该乘法运算单元耦接至该第一选择单元及该第二选择单元；

一浮点数加法模块，包括一比较运算单元、一第三选择单元、一第四选择单元及一加法运算单元，该比较运算单元用以接收该第一数值数据及该第二数值数据，该第三选择单元的一第一输入端用以接收该第一数值数据，该第三选择单元的一第二输入端用以接收该第一数值数据的该些尾数比特，该第四选择单元的一第一输入端用以接收该第二数值数据，该第四选择单元的一第二输入端用以接收该第二数值数据的该些尾数比特，该加法运算单元耦接至该第三选择单元及该第四选择单元；以及

一储存模块，耦接至该浮点数乘法模块及该浮点数加法模块，

其中当该第一数值数据为一整数格式时，该第一选择单元、该第二选择单元、该第三选择单元及该第四选择单元选择该些第一输入端作为输出，当该第一数值数据为一浮点数格式时，该第一选择单元、该第二选择单元、该第三选择单元及该第四选择单元选择该些第二输入端作为输出。

2.如权利要求1所述的人工智能运算电路，其特征在于，其中该整数格式为Int8，该浮点数格式为BF16或TF32。

3.如权利要求1所述的人工智能运算电路，其特征在于，其中当该第一数值数据为该整数格式时，该乘法运算单元根据该第一数值数据及该第二数值数据执行整数乘法运算，当该第一数值数据为该浮点数格式时，根据该第一数值数据的该些尾数比特及该第二数值数据的该些尾数比特执行浮点数乘法运算。

4.如权利要求1所述的人工智能运算电路，其特征在于，其中该比较运算单元用以比较该第一数值数据及该第二数值数据之间的大小关系，以及当该第一数值数据及该第二数值数据为该浮点数格式时，比较该第一数值数据不包含一符号比特及该第二数值数据不包含一符号比特之间的大小关系。

5.如权利要求1所述的人工智能运算电路，其特征在于，其中当该第一数值数据为该整数格式时，该加法运算单元根据该第一数值数据及该第二数值数据执行整数加法运算，当该第一数值数据为该浮点数格式时，根据该第一数值数据的该些尾数比特及该第二数值数据的该些尾数比特执行浮点数加法运算。

6.如权利要求1所述的人工智能运算电路，其特征在于，其中该浮点数乘法模块更包括一加法运算单元，用以接收该第一数值数据的多个指数比特及该第二数值数据的多个指数比特，并根据该第一数值数据的该些指数比特及该第二数值数据的该些指数比特执行加法运算。

7.如权利要求1所述的人工智能运算电路，其特征在于，其中该浮点数乘法模块更包括一异或运算单元，用以接收该第一数值数据的一符号比特及该第二数值数据的一符号比特，并根据该第一数值数据的该符号比特及该第二数值数据的该符号比特执行异或运算。