[发明专利]电阻单元及采用该电阻单元的高精度电阻和采样电路

权利要求书

1.一种电阻单元，其特征在于，其包括：

衬底；

阱区，其位于所述衬底正面，且所述阱区的导电类型与所述衬底的导电类型相反；

绝缘层，其位于所述阱区的上方；

多晶硅电阻，其位于所述绝缘层上方且与所述阱区相对。

2.根据权利要求1所述的电阻单元，其特征在于，

所述阱区与一节点电连接。

3.根据权利要求2所述的电阻单元，其特征在于，

所述阱区与一节点电连接包括：

所述阱区与所述多晶硅电阻电连接；或

所述阱区与其他节点电连接。

4.根据权利要求3所述的电阻单元，其特征在于，

所述多晶硅电阻包括正端和负端，其正端的电位高于负端的电位，

所述多晶硅电阻与所述阱区电连接的方式为：所述多晶硅电阻的正端或负端与所述阱区电连接。

5.根据权利要求4所述的电阻单元，其特征在于，

其还包括金属层，

所述金属层位于所述多晶硅电阻上方，

所述多晶硅电阻通过所述金属层与所述阱区电连接。

6.根据权利要求5所述的电阻单元，其特征在于，

所述电阻单元还包括阱接触区，

所述阱接触区位于所述阱区的正面，

所述阱区经所述阱接触区与所述金属层电连接，

所述阱接触区的导电类型与所述阱区的导电类型相同，

所述阱接触区的导电类型的掺杂浓度比所述阱区的导电类型的掺杂浓度高。

7.根据权利要求6所述的电阻单元，其特征在于，其还包括：

介质层，其位于所述多晶硅电阻和所述金属层之间且覆盖所述绝缘层，

第一过孔金属，其依次贯穿所述阱接触区上方的所述绝缘层和所述介质层，以将所述阱接触区与所述金属层电连接；

第二过孔金属，其贯穿所述多晶硅电阻上方的介质层，以将所述多晶硅电阻与所述金属层电连接。

8.一种高精度电阻，其特征在于，其包括：

依次串联的N个如权利要求1-7任一所述的电阻单元，

其中，N为正整数。

9.根据权利要求8所述的高精度电阻，其特征在于，

每个电阻单元的多晶硅电阻的正端均与其阱区电连接；或

每个电阻单元的多晶硅电阻的负端均与其阱区电连接。

10.一种高精度电阻，其特征在于，其包括依次串联的M个电阻段，

每个电阻段包括依次串联的两个如权利要求1-7任一所述的电阻单元，

每个电阻段中，两个电阻单元的阱区均与这两个电阻单元之间的连接节点相连，

M为正整数。

11.一种采样电路，其用于采样第二电压与第一电压的电压差，其特征在于，其包括第一输入端、第二输入端、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、NMOS晶体管MN1和运算放大器OP，

其中，所述第一输入端与第一电压V1相连，所述第二输入端与第二电压V2相连；所述第一电阻R1和第二电阻R2依次串联于所述第一输入端和第二输入端之间；所述第三电阻R3的一端与所述第二输入端相连，其另一端与所述NMOS晶体管MN1的漏极相连，所述NMOS晶体管MN1的源极与所述采样电路的输出端VO相连；所述第四电阻R4连接于所述NMOS晶体管MN1的源极和接地端之间；所述运算放大器OP的正相输入端VP与所述NMOS晶体管MN1的漏极相连，其负相输入端VN与所述第一电阻R1和第二电阻R2之间的连接节点相连，其输出端与所述NMOS晶体管MN1的栅极相连，

其中，第一电阻、第二电阻、第三电阻和第四电阻均包括依次串联的N个如权利要求1-7任一所述的电阻单元，N为正整数。