[发明专利]一种芯片FT测试系统以及测试方法

说明书

本发明公开一种芯片FT测试系统以及测试方法，涉及芯片FT测试技术领域；所述测试系统包括自动测试设备ATE、待测芯片，所述待测芯片具有测试端口；其特征在于，还包括主机；所述主机存储有芯片测试用的全部测试pattern；所述主机通过所述测试端口传送测试pattern给所述待测芯片；所述自动测试设备ATE与所述主机通信连接，所述自动测试设备与所述待测芯片通信连接。芯片FT测试系统及测试方法，通过引入了主机、自动测试设备ATE以及待测芯片三方的交互，使得在测试pattern的传输过程，仅利用了芯片的测试端口即可，最大限度的让芯片的其他端口(引脚)得到开发利用。

技术领域

本发明涉及芯片FT测试技术领域，特别是涉及一种芯片FT测试系统以及测试方法。

背景技术

芯片的测试一般分为CP测试以及FT测试；CP测试是针对芯片在设计阶段的测试，是芯片半成品的一个测试；FT测试是集成电路芯片从晶圆封装为成品后，需要对封装片进行的测试，以保证成品的性能和质量，是针对芯片成品的测试。针对成品的FT测试，目前一般使用的方法有两种：

第一种是在芯片设计阶段，设计了特殊的测试模式，在该测试模式下，借助自动测试设备ATE的输入输出端口IO将测试pattern加载到芯片内的内存memory执行，但是一般这种模式是提供给CP测试的，封装后的芯片不会将芯片的所有端口全部引出来，所以会出现管脚数少的封装芯片由于IO不足而没法加载测试pattern的情况。

第二种是在芯片制造过程中，在芯片的不可擦除存储区MROM写入芯片的启动代码bootloader。芯片上电后会根据bootloader中的配置从外部存储介质，比如nandflash、SD卡等存储介质中加载测试pattern到内存中运行。这种方式同样会存在方式一的问题，一般封装后的芯片外接外部存储介质所使用的引脚会比较多，也会出现引脚不足的问题。

一旦发生了引脚不足的问题，就需要扩大引脚数，这样势必会使得芯片的体积变大，不符合芯片小型化的需求。

发明内容

本发明的第一目的旨在提供一种最小限度的利用芯片的引脚以实现芯片的FT测试的测试系统，仅通过使用芯片的测试端口就能够实现芯片的FT测试，解决了现有技术中芯片测试占用了过多的引脚而产生的引脚不足的问题；本发明的第一目的采用以下技术方案实现：

一种芯片FT测试系统，包括自动测试设备ATE、待测芯片，所述待测芯片具有测试端口；其特征在于，还包括主机；所述主机存储有芯片测试用的全部测试pattern；所述主机通过所述测试端口传送测试pattern给所述待测芯片；所述自动测试设备ATE与所述主机通信连接，所述自动测试设备ATE与所述待测芯片通信连接。

本发明的第二目的旨在提供应用上述第一目的的技术方案的测试系统进行芯片FT测试的方法；本发明的第二目的采用以下技术方案实现：

一种芯片FT测试方法，其特征在于，包括以下步骤：

S1、预先将待测芯片的所有测试pattern烧写到所述主机的内存中；

S2、建立所述主机与所述待测芯片的通信连接；

S3、所述主机接收所述自动测试设备ATE的一个测试指令；

S4、所述主机判断所述测试指令是否实施过测试，如果该测试指令没有实施过测试，则执行下一步；如果实施过测试，则继续执行步骤S3；

S5、所述主机将测试指令所对应的测试pattern通过所述待测芯片的所述测试端口传送至所述待测芯片的内存中；

S6、所述待测芯片开始运行测试pattern以实施测试。