[发明专利]芯片接合片及切割芯片接合薄膜在审
申请号: | 202011494006.0 | 申请日: | 2020-12-17 |
公开(公告)号: | CN112980366A | 公开(公告)日: | 2021-06-18 |
发明(设计)人: | 宍户雄一郎;高本尚英;中浦宏;杉村敏正 | 申请(专利权)人: | 日东电工株式会社 |
主分类号: | C09J163/00 | 分类号: | C09J163/00;C09J11/04;C09J11/08;C09J7/30;C09J7/10;C09J7/29;C09J4/02;C09J4/06;H01L21/683 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇;李茂家 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 接合 切割 薄膜 | ||
提供芯片接合片及切割芯片接合薄膜。提供相对于聚酰亚胺树脂面的剥离力为0.1N/50mm以上的芯片接合片。另外,提供一种切割芯片接合薄膜,其具备:所述芯片接合片、和贴合于该芯片接合片的切割带。
技术领域
本发明涉及例如制造半导体集成电路时使用的芯片接合片和具备该芯片接合片的切割芯片接合薄膜。
背景技术
以往,已知半导体集成电路的制造中使用的切割芯片接合薄膜。这种切割芯片接合薄膜例如具备:切割带、和层叠于该切割带并且与晶圆粘接的芯片接合片。切割带具有基材层和与芯片接合片接触的粘合层。这种切割芯片接合薄膜在半导体集成电路的制造中例如如下所述地来使用。
制造半导体集成电路的方法通常具备:通过高集成的电子电路在晶圆的单面侧形成电路面的前工序、和从形成有电路面的晶圆切出芯片并进行组装的后工序。
后工序例如具有下述工序:切割工序,为了将晶圆割断成小的芯片(die)而在晶圆上形成槽;安装工序,将晶圆的与电路面处于相反侧的面贴附于芯片接合片而将晶圆固定于切割带;扩展工序,将形成有槽的晶圆与芯片接合片一起割断从而扩大芯片彼此的间隔;拾取工序,在芯片接合片与粘合剂层之间进行剥离并取出贴附有芯片接合片的状态的芯片(die);和芯片接合工序,将贴附有芯片接合片的状态的芯片(die)粘接于被粘物。半导体集成电路经过这些工序来制造。
在如上所述的半导体集成电路的制造方法中,为了使拾取工序及芯片接合工序的性能良好,已知有以特定的含有率包含热塑性树脂成分和热固化性树脂成分、并且表面自由能处于特定范围内的芯片接合片(例如,专利文献1)。
详细而言,专利文献1中记载的芯片接合片中,所含有的有机树脂成分中热塑性树脂成分占据15~30质量%,热固化性树脂成分占据60~70重量%。另外,表面自由能为37mJ/m2以上且小于40mJ/m2。
专利文献1中记载的芯片接合片在拾取工序中与粘合剂层之间能够发挥良好的剥离性。另外,在芯片接合工序,能够与被粘物发挥良好的粘接性。
然而,随着近年的集成化技术的进一步的发展,例如上述的芯片接合工序中,有时将贴附有芯片接合片的状态的比较薄的芯片(die)多次堆叠。
然而,若如专利文献1中所记载那样将贴附有芯片接合片的状态的芯片(die)堆叠,则有时因芯片接合片与芯片(die)的贴附不良而产生所谓浮起。
为了防止这样的问题,强烈希望开发出能够抑制堆叠芯片(die)时的浮起的芯片接合片。
现有技术文献
专利文献
专利文献1:日本特开2008-244463号公报
发明内容
但是,对于能够抑制堆叠芯片(die)时的浮起的芯片接合片及具备该芯片接合片的切割芯片接合薄膜,还不能说进行了充分研究。
因此,本发明的课题在于,提供能够抑制堆叠芯片(die)时的浮起的芯片接合片、及切割芯片接合薄膜。
为了解决上述课题,本发明的芯片接合片的特征在于,相对于聚酰亚胺树脂面的剥离力为0.1N/50mm以上。
根据上述构成的芯片接合片,能够抑制堆叠芯片(die)时的浮起。
上述的芯片接合片优选表面自由能为35mJ/m2以下,并且前述表面自由能中分散成分所占的比例为95%以上。由此,能够更充分地抑制堆叠芯片(die)时的浮起。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日东电工株式会社,未经日东电工株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011494006.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:分布式心脏起搏系统
- 下一篇:在存储器子系统中将奇偶校验数据与主机数据分离