[发明专利]芯片封装结构及其制备方法

说明书

本揭示公开一种芯片封装结构及其制备方法，所述芯片封装结构包括：封装基板，具有相对的第一表面与第二表面；半导体芯片，设置于所述封装基板的第一表面上，与所述封装基板电连接；多个接地垫，设置于所述封装基板的第一表面上，且至少部分环绕所述半导体芯片；塑封层，覆盖所述封装基板的第一表面并包覆所述半导体芯片与所述多个接地垫；金属层，覆盖所述塑封层的顶面与侧面；以及多个导电弧线，埋设于所述塑封层内，具有相对的第一端与第二端，其中所述多个导电弧线的第一端分别连接所述多个接地垫之一，所述多个导电弧线的第二端则从所述塑封层的侧面露出并接触于所述金属层。

技术领域

本揭示涉及集成电路的封装技术领域，特别涉及一种芯片封装结构及其制备方法,其具有抗电磁干扰功能。

背景技术

在集成电路的制作中，芯片是通过晶圆制作、形成集成电路以及切割晶圆等步骤而获得。由晶圆切割所形成的芯片可以电连接到如引脚架或封装基板的承载器，并透过芯片封装技术将芯片包裹起来，以避免芯片与外界接触，防止外界对芯片的损害。随着光电、微电制造工艺技术的飞速发展，电子产品始终在朝着更小、更轻、更便宜的方向发展，因此芯片元件的封装形式也不断得到改进。

随着人们对电子产品功能性要求的不断提高，各式各样的芯片被广泛应用于各种电器设备中。这些芯片在运行过程中容易受到电磁辐射的影响，扰乱其运行频率，降低了芯片的工作稳定性。

发明内容

为了解决上述技术问题，本揭示提供一种新颖的芯片封装结构及其制备方法,其具有抗电磁干扰功能。

按照本公开的一方面，提供一种芯片封装结构，其包括：封装基板，具有相对的第一表面与第二表面；半导体芯片，设置于所述封装基板的第一表面上，与所述封装基板电连接；多个接地垫，设置于所述封装基板的第一表面上，且至少部分环绕所述半导体芯片；塑封层，覆盖所述封装基板的第一表面并包覆所述半导体芯片与所述多个接地垫；金属层，覆盖所述塑封层的顶面与侧面；以及多个导电弧线，埋设于所述塑封层内，具有相对的第一端与第二端，其中所述多个导电弧线的第一端分别连接所述多个接地垫之一，所述多个导电弧线的第二端则从所述塑封层的侧面露出并接触于所述金属层。

于某些实施例中，所述芯片封装结构，还包括多个导电球，设置于所述封装基板的第二表面上，电连接所述半导体芯片。

于某些实施例中，所述多个导电弧线的第二端位于所述塑封层的侧面的高度的1/4至3/4处。

于某些实施例中，所述多个导电弧线的第二端的间距为大于或等于50μm且小于或等于500μm。

于某些实施例中，所述多个导电弧线的线径为大于或等于20且小于或等于30微米。

于某些实施例中，所述金属层的材质选自以下材料或它们的任意组合：铝、铜、铁。

于某些实施例中，所述多个导电弧线的材质为金、银、铝或铜。

于某些实施例中，所述多个接地垫将所述半导体芯片全部环绕，所述金属层与所述多个导电弧线构成了底部收缩的法拉第笼。

于某些实施例中，所述半导体芯片透过引线键合或倒装芯片键合而与所述封装基板电连接。

于某些实施例中，所述半导体芯片的运行频率介于0.5GHz-10GHz。

于某些实施例中，所述多个导电弧线为类似1/4圆形的弧线。

按照本公开的又一方面，提供一种芯片封装结构的制备方法，其包括以下步骤：

提供第一表面上设置有半导体芯片、多个接地垫、多个引线、及导线的封装基板，其中所述导线沿所述封装基板的周围设置并至少部分环绕所述半导体芯片，所述多个接地垫对应于所述导线且相对所述导线更接近所述半导体芯片地布置，所述多个接地垫部分环绕了所述半导体芯片并透过所述多个引线连接所述导线；