[发明专利]钨结构及形成所述结构的方法

说明书

本申请案涉及钨结构及形成所述结构的方法。描述用于在例如半导体衬底的衬底上方形成钨导电结构的方法。所描述实例包含在支撑结构上方形成含硅材料，例如经掺杂的含硅材料。随后，接着将所述含硅材料转化为含有所述掺杂剂材料的钨晶种材料。接着，将在所述钨晶种材料上方形成较低电阻的钨填充物材料。

技术领域

本文中所描述的实施例大体上涉及微电子装置的钨结构的制造，例如半导体裸片上的钨结构；且更特定来说，涉及形成具有所期望电特性的此类钨结构的方法，且涉及所得结构。

背景技术

微电子装置在日常生活中无处不在。存在小型化及降低功率要求而且增加处理能力及速度的持续需求。在这些竞争需求下，下伏电路系统的复杂性及密度连同形成此电路系统的制造工艺的复杂性一起增长。随着形成此电路系统的结构的密度增加，由于个别导电结构的尺寸缩小，制造具有可接受的电性质的导电结构变得越来越具挑战性。

此类微电子装置的实例包含半导体结构(例如形成在半导体衬底上的半导体装置(称为“半导体裸片”))，以及可形成在中介层及/或其它非半导体衬底上方的电路组件及互连件。半导体结构包含全部经图案化以形成电路组件及电路组件之间的所期望互连件的半导体、电介质及导电元件。导电结构通常由一或多种金属或含金属材料形成。

然而，以常规方式形成的导电结构的电阻通常随着所述结构的尺寸减小而增加，从而潜在地使具有必要电性质的半导体结构的制造复杂化。此增加的电阻因此可能引起使用更多稀有材料或处理方法，或开发出新的复杂装置设计，以形成具有合适电性质的结构及/或减弱以减小的尺寸形成的导电材料对电路功能的影响。

发明内容

一方面，本申请案提供一种形成多层结构的方法，所述方法包括：在衬底上方形成含硅材料，所述含硅材料包含掺杂剂；将所述含硅材料的至少一部分转化为钨晶种材料，其中所述钨晶种材料的大部分是β相钨；及在所述钨晶种材料上方形成钨填充物，其中所述钨填充物的所述钨的大部分是α相钨，且所述钨填充物的大部分具有具至少80nm的最大尺寸的晶粒大小。

另一方面，本申请案进一步提供一种多层结构，其包括：第一电介质层级，其经形成在微电子装置的衬底上；第二电介质层级，其经安置在所述第一电介质层级上，所述第二电介质层级包括形成在其中的凹口，所述凹口中的至少一些延伸到所述第一电介质层级；钨晶种层，其包括钨及额外材料；及钨填充物，其经安置在所述晶种层上且填充其中存在所述钨晶种层的所述凹口，所述钨填充物中的钨的大部分包括具有具至少约80nm的最大尺寸的晶粒大小的α相钨。

又一方面，本申请案进一步提供一种存储器装置，其包括：电介质层级，其包括凹口；钨晶种层，其经安置在所述凹口中，所述钨晶种层除钨以外还包含材料；及钨填充物材料，其经安置在所述凹口中的所述钨晶种层上，其中所述钨晶种层的大部分是β相钨，且其中所述钨填充物材料的大部分是具有具至少50纳米的最大尺寸的晶粒大小的α相钨。

附图说明

图1描绘存储器装置的代表性部分，所述代表性部分描绘其中可利用所揭示技术的实例环境；其中存储器单元阵列的实例部分描绘为在虚线(指示任选结构)内，且存储器装置的物理结构描绘为在实例存储器单元阵列上方及下方，并以竖直截面展示。

图2A到2F描绘并入钨导电结构的实例半导体裸片的代表性部分在实例制造工艺的代表性阶段期间的简化横截面图示。

图3描绘用于形成例如图1及2A到2F的导电结构的钨结构的实例制造工艺(包含任选操作及变动)的流程图。

具体实施方式

以下描述及附图说明特定结构及工艺以使所属领域的技术人员能够制造及使用所述结构及工艺。所描述结构及工艺仅是实例，且实施本文中的教示的其它实施例可并入本文中所提供的实例的结构、逻辑、电气、工艺及其它变化。一些实施例的部分及特征可被包含在其它实施例的部分及特征中或替换其它实施例的部分及特征。