[发明专利]SerDes模块时钟网络架构在审
| 申请号： | 202011504057.7 | 申请日： | 2020-12-18 |
| 公开（公告）号： | CN112636751A | 公开（公告）日： | 2021-04-09 |
| 发明（设计）人： | 项圣文;刘应 | 申请（专利权）人： | 深圳市紫光同创电子有限公司 |
| 主分类号： | H03L7/197 | 分类号： | H03L7/197 |
| 代理公司： | 深圳国新南方知识产权代理有限公司 44374 | 代理人： | 周雷 |
| 地址： | 518000 广东省深圳市南山区粤海*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | serdes 模块 时钟 网络 架构 | ||
【权利要求书】：
1.一种SerDes模块时钟网络架构，其特征在于，包括参考时钟输入端口，多个数据传输通道，若干用户逻辑接口，若干分频支路和锁相环；
所述参考时钟输入端口接收输入时钟并输送到所述锁相环，
所述锁相环接收所述输入时钟并输出PLL输出时钟信号，
所述PLL输出时钟信号输送到多个数据传输通道，以及，
所述PLL输出时钟信号输送到所述分频支路、经分频后输出用户接口时钟并输送到用户逻辑接口；
所述分频支路与所述用户逻辑接口一一对应。
2.根据权利要求1所述的SerDes模块时钟网络架构，其特征在于，所述分频支路为2个，所述用户逻辑接口为2个。
3.根据权利要求1所述的SerDes模块时钟网络架构，其特征在于，每个所述分频支路的分频系数均独立。
4.根据权利要求3所述的SerDes模块时钟网络架构，其特征在于，所述分频系数为小数分频或整数分频。
5.根据权利要求3所述的SerDes模块时钟网络架构，其特征在于，所述分频系数可参数配置。
6.根据权利要求1所述的SerDes模块时钟网络架构，其特征在于，所述锁相环与所述多个数据传输通道为分离结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市紫光同创电子有限公司，未经深圳市紫光同创电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011504057.7/1.html，转载请声明来源钻瓜专利网。
