[发明专利]一种基于PLD对寄存器清零的方法、系统、设备及介质

说明书

本发明公开了一种基于PLD对寄存器清零的方法、系统、设备和存储介质，方法包括：PLD置位第一寄存器和第二寄存器的预设位为无效状态，并检测是否接收到MCU的命令；响应于接收到MCU的命令，解析命令并判断是否触发读事件或写事件；响应于触发读事件，置位第一寄存器的预设位为有效状态，MCU读取第一寄存器的预设位的数据，PLD延时预设时间后对第一寄存器的预设位进行清零；以及响应于触发写事件，置位第二寄存器的预设位为有效状态，MCU在第二寄存器的预设位写入数据，PLD获取数据并延时第二预设时间后对第二寄存器的预设位进行清零。本发明中读清零和写清零操作，都是PLD接收到MCU指令时自发完成的，因此降低了MCU工作负担，同时增加了指令执行时间的精度。

技术领域

本发明涉及交换机领域，更具体地，特别是指一种基于PLD对寄存器清零的方法、系统、计算机设备及可读介质。

背景技术

目前PLD(Programmable Logic Device，可编程逻辑器件)主要包括CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)与FPGA(Field Programmable GATEArray，现场可编程门阵列)。CPLD/FPGA是一款半定制的专用集成电路，具有灵活编程、快速响应、集成度高等系列优点，在前期开发验证及控制应用领域得到越来越广泛的应用。在交换机系统中，通过CPLD/FPGA芯片控制整个交换机的上、下电时序控制、通信控制、按键检测、风扇转速控制、SFP点灯控制及串口切换等，通过BMC(Baseboard ManagementController，基板管理控制器)指示交换机状态、状态检测、固件升级、远程控制、电压控制及日志收集等。

MCU(Microcontroller Unit，微处理单元)是整个PLD设计或是交换机系统设计的重要内容，MCU访问PLD寄存器与CPLD/FPGA实现通信是通信设计的重要组成部分，PLD寄存器的设计主要包括：只读寄存器、读写寄存器，MCU通过读取寄存器信息获得交换机系统信息，MCU通过写入寄存器数值控制交换机系统行为。对于日志记录或MCU控制外围器件复位等行为，MCU读取日志或写入控制命令后，需要进行清零设计操作，以使MCU读取下一次有效日志或防止外围器件一直处于复位状态，这会增加上层MCU工作负担；另一方面，MCU通过下发指令控制外围器件状态，两条指令之间的时间无法精确控制。

发明内容

有鉴于此，本发明实施例的目的在于提出一种基于PLD对寄存器清零的方法、系统、计算机设备及计算机可读存储介质，通过PLD接收到MCU指令时自发完成读清零和写清零操作，降低了MCU工作负担，同时通过计时保证指令执行时间的精度。

基于上述目的，本发明实施例的一方面提供了一种基于PLD对寄存器清零的方法，包括如下步骤：PLD置位第一寄存器和第二寄存器的预设位为无效状态，并检测是否接收到MCU的命令；响应于接收到MCU的命令，解析所述命令并判断是否触发读事件或写事件；响应于触发读事件，置位所述第一寄存器的预设位为有效状态，MCU读取所述第一寄存器的预设位的数据，PLD延时预设时间后对所述第一寄存器的所述预设位进行清零；以及响应于触发写事件，置位所述第二寄存器的预设位为有效状态，MCU在所述第二寄存器的所述预设位写入数据，PLD获取所述数据并延时第二预设时间后对所述第二寄存器的所述预设位进行清零。

在一些实施方式中，所述PLD获取所述数据并延时第二预设时间后对所述第二寄存器的所述预设位进行清零包括：PLD根据所述第二寄存器的所述预设位的数据对外接设备执行相应的操作并开始计时，响应于计时达到所述外接设备的预设值，对所述第二寄存器的所述预设位进行清零。

在一些实施方式中，所述PLD延时预设时间后对所述第一寄存器的所述预设位进行清零包括：检测MCU是否开始读取所述第一寄存器的所述预设位的数据；响应于MCU开始读取所述第一寄存器的所述预设位的数据，开始计时并响应于计时达到所述预设时间，检测MCU是否读取完成；以及响应于MCU读取完成，对所述第一寄存器的所述预设位进行清零。