[发明专利]一种具有增强可靠性的碳化硅功率MOSFET器件

说明书

本发明提出一种具有增强可靠性的碳化硅功率MOSFET器件，包含多个传统碳化硅MOSFET元胞，以及多个增强可靠性元胞，其结构包含衬底、源极和漏极，还包括第一N型碳化硅区域，位于衬底上方；第一源极区域，包含第一P型体区，第二P型体区和第二N型碳化硅区域，位于所述第一N型碳化硅区域上方；第一隔离栅极区域，位于第一源极区域上方。元胞在第一表面为多边形或圆形布局设计，且增强可靠性元胞内的第一P型体区连为一体。这种结构减小了JFET区域的面积，提高了器件栅氧的可靠性；增加了第一P型体区面积，提高了器件的雪崩耐量；通过连为一体的第一P型体区设计，使得各个元胞第一P型体区的电位相等，有效提升了器件的短路能力。

技术领域

本发明涉及一种半导体器件，尤其涉及一种具有增强可靠性的碳化硅功率MOSFET器件。

背景技术

传统硅基半导体器件的性能已经逐渐接近材料的物理极限，而采用以碳化硅为代表的第三代半导体材料所制作的器件具有高频、高压、耐高温、抗辐射等优异的工作能力，能够实现更高的功率密度和更高的效率。

碳化硅功率MOSFET作为SiC开关器件的代表，具有开关损耗低、工作频率高、易驱动、适合并联使用等优点，现已逐渐在电动汽车、充电桩、新能源发电、工业控制、柔性直流输电等应用场景中得到推广和使用。图1-1为传统碳化硅功率MOSFET元胞的截面图000。所述传统碳化硅功率MOSFET元胞包括漏极1、源极11、第一隔离栅极区域13、衬底2、第一N型碳化硅区域3、第一源极区域12、JFET区域7。所述第一N型碳化硅区域3具有第一N型掺杂浓度，位于衬底2上方，具有第一表面14；所述衬底2具有第二表面15。所述JFET区域7与所述第一N型碳化硅区域3相邻或者位于所述第一N型碳化硅区域3内；所述第一源极区域12，位于所述第一N型碳化硅区域3上方、JFET区域7两侧，所述第一源极区域12包括第二N型碳化硅区域5、第一P型体区4、第二P型体区6，所述第二N型碳化硅区域5具有第二N型掺杂浓度，第二N型掺杂浓度可以大于第一N型掺杂浓度，所述第一P型体区4具有第一P型掺杂浓度，所述第二P型体区6具有第二P型掺杂浓度，第二P型掺杂浓度可以大于第一P型掺杂浓度；所述第一隔离栅极区域13位于JFET区域7和第一源极区域12上方，所述第一隔离栅极区域13包括栅氧层8、栅电极层9、钝化层10；所述源极11包括第一金属化层，所述第一金属层在第一表面14上方延伸并且与第一源极区域12直接接触在交界位置001处形成欧姆接触。所述漏极1包括第二金属化层，所述第二金属化层在第二表面15下方延伸并且与衬底2在交界位置002处形成欧姆接触。

图1-2为采用条状排列方式的碳化硅功率MOSFET器件000-1在第一表面14的俯视图。包含多个传统碳化硅功率MOSFET元胞000，在第一方向α和第四方向δ上为周期排列，呈现条状排列形式。

图1-3为采用六边形排列方式的碳化硅功率MOSFET器件000-2在第一表面14的俯视图。包含多个传统碳化硅功率MOSFET元胞000，在第一方向α、第二方向β、第三方向γ上均为周期排列，呈现六边形排列形式。与图1-2的条状设计相比，图1-3的六边形元胞设计能够获得更高的器件集成度，但是这种设计下器件的JFET区域面积占比更高，可靠性相应下降。

传统Si IGBT模块相比，SiC MOSFET因其具有更低的导通损耗和更快的开关频率，可以提高系统效率。然而，在电力电子装备技术的发展过程中，追求工作效率和功率密度的同时，系统的稳定性和可靠性是另一个重要的考量指标。碳化硅功率MOSFET器件的可靠性是影响其在电力电子系统中实际应用的关键因素。在碳化硅功率MOSFET器件的设计中提升器件的短路能力、浪涌能力和雪崩耐量，与追求更为优化的器件性能一样，已经成为碳化硅功率MOSFET器件设计的关键问题。

发明内容

为了解决上述现有技术的一个或多个技术问题，本发明提出一种增强可靠性的碳化硅功率MOSFET器件。