[发明专利]一种集成电路连通率测试系统及其制作方法

权利要求书

1.一种集成电路连通率测试系统，其特征在于，应用于用于构成集成电路的晶圆，所述集成电路连通率测试系统包括：测试组件和测试仪，所述测试组件包括：位于所述晶圆的上表面和下表面的多个导线和多个测试焊盘，所述测试焊盘通过所述导线与所述晶圆中的一个或多个待测试硅通孔连接，所述测试仪包含多个探针；

其中，在所述多个探针与所述测试焊盘电连接后，所述测试仪，用于通过所述多个探针向所述测试焊盘施加电压和/或电流，以根据获取到的电阻率确定所述一个或多个待测试硅通孔的连通率；

所述多个测试焊盘包括设置于所述晶圆的上表面的多个上表面测试焊盘和设置于所述晶圆的下表面的多个下表面测试焊盘，所述下表面测试焊盘通过测试硅通孔穿过所述晶圆被电连接至所述上表面；每个所述导线连通所述上表面露出的每一列待测试硅通孔，并与所述上表面测试焊盘连接；每个所述导线连通所述下表面露出的每一行待测试硅通孔，并与所述下表面测试焊盘连接。

2.根据权利要求1所述的集成电路连通率测试系统，其特征在于，所述晶圆下方与基底键合，所述晶圆的下表面露出的每个待测试硅通孔具有键合焊点；

每个所述导线连通所述上表面露出的每一列待测试硅通孔，并与所述上表面测试焊盘连接；

每个所述导线连通所述下表面露出的每一行所述键合焊点，并与所述下表面测试焊盘连接。

3.根据权利要求2所述的集成电路连通率测试系统，其特征在于，在所述多个探针与所述测试焊盘电连接后，所述测试仪用于通过所述多个探针向所述测试焊盘施加电压或电流，以根据获取到的电阻率确定一个或多个所述键合焊点的连通率。

4.根据权利要求1所述的集成电路连通率测试系统，其特征在于，所述晶圆具有多组待测试硅通孔，每组待测试硅通孔包括两个通过位于所述晶圆的下表面的导线串联连接的待测试硅通孔，所述多个测试焊盘包括设置于所述晶圆的上表面的两个上表面测试焊盘组，每个上表面测试焊盘组包括两个互相连接的上表面测试焊盘；

所述两个上表面测试焊盘组和所述多组待测试硅通孔通过位于所述上表面的导线串联连接。

5.根据权利要求4所述的集成电路连通率测试系统，其特征在于，所述测试仪包含两个电压探针和两个电流探针；

在所述两个电压探针与所述两个上表面测试焊盘组中的第一上表面测试焊盘组电连接，并且所述两个电流探针与所述两个上表面测试焊盘组中的第二上表面测试焊盘电连接后，所述测试仪，用于：

通过所述两个电压探针向所述第一上表面测试焊盘施加电压，并通过所述两个电流探针向所述第二上表面测试焊盘施加电流，以根据获取到的电阻率确定所述一个或多个待测试硅通孔的连通率。

6.一种集成电路连通率测试系统制作方法，其特征在于，应用于用于构成集成电路的晶圆，所述方法包括：

通过多个导线对所述晶圆中的一个或多个待测试硅通孔进行电连接；

将每个所述导线的一端与多个测试焊盘中的任一测试焊盘电连接，所述多个测试焊盘用于放置用于测试电阻率的检测仪中的多个探针；

所述多个测试焊盘包括设置于所述晶圆的上表面的多个上表面测试焊盘和设置于所述晶圆的下表面的多个下表面测试焊盘，所述下表面测试焊盘通过测试硅通孔穿过所述晶圆被电连接至所述上表面；每个所述导线连通所述上表面露出的每一列待测试硅通孔，并与所述上表面测试焊盘连接；每个所述导线连通所述下表面露出的每一行待测试硅通孔，并与所述下表面测试焊盘连接。