[发明专利]一种应用于双冗余架构设备的板位识别电路

权利要求书

1.一种应用于双冗余架构设备的板位识别电路，所述双冗余架构设备包括母板和N个子板，N个子板采用插拔的方式插入在母板上，子板采用双冗余架构，其特征在于母板上设有2N个板位识别子电路；

每个板位识别子电路包括M个点位，2^M大于等于N，每个点位保留连接至VCC的上拉电路和连接至GND的下拉电路，输出一个板位识别信号，M个板位识别信号共同组成板位识别信号总线，板位识别信号总线连接至子板槽位的接口上，每两个板位识别子电路互为双冗余备份，连接至同一个子板槽位；焊装母板时，根据预设的板位识别信号总线值编排，选择为板位识别子电路中每个点位焊接上拉电阻或下拉电阻，输出唯一的板位识别信号总线值；

插入母板上的子板读取板位识别信号总线值，得到该子板对应的板位；

所述插入母板上的子板包括第一板位识别匹配电路、第二板位识别匹配电路；第一板位识别匹配电路和第二板位识别匹配电路互为备份，均包括驱动芯片和M/2个电阻，电阻一端并联连接两个板位识别信号，电阻另一端连接至驱动芯片，驱动芯片提高板位识别信号的驱动能力，将其转发至CPU通用IO接口，由CPU读取板位识别信号为高电平或者低电平，从而确定板位识别信号总线值；

所述预设的板位识别信号总线值采用偶校验方式进行编排，保证任意两个不同板位对应的板位识别信号总线中至少有两个板位识别信号电平不同，以确保因故障有一个板位识别信号翻转时，不会被识别为其他板位，而产生误动作。

2.根据权利要求1所述的一种应用于双冗余架构设备的板位识别电路，其特征在于所述电阻取值范围是100Ω-10kΩ。

3.根据权利要求1所述的一种应用于双冗余架构设备的板位识别电路，其特征在于所述上拉电阻为3kΩ～10kΩ。

4.根据权利要求1所述的一种应用于双冗余架构设备的板位识别电路，其特征在于所述下拉电阻为3kΩ～10kΩ。