[发明专利]用于CIS器件的隔离区形成方法、半导体器件结构

权利要求书

1.一种用于CIS器件的隔离区形成方法，其特征在于，所述方法包括：

在衬底上形成阻挡层；所述阻挡层下方为氧化层，所述氧化层下方为氮化硅层，所述衬底中形成有浅沟槽隔离，

在所述阻挡层表面形成硬掩膜层，所述硬掩膜层的材料为氧化物；

通过光刻工艺和刻蚀工艺在所述硬掩膜层中形成隔离区图案；

根据所述隔离区图案进行离子注入工艺，在所述衬底中形成隔离区。

2.根据权利要求1所述的方法，其特征在于，所述在衬底上形成阻挡层之前，所述方法还包括：

在所述衬底中形成浅沟槽，所述衬底表面形成有氮化硅层；

沉积氧化物，在所述衬底中形成浅沟槽隔离；

对所述衬底进行CMP处理，直到有源区表面的氧化物厚度达到预定值。

3.根据权利要求1所述的方法，其特征在于，所述衬底上形成阻挡层之前，所述方法还包括：

在所述衬底中形成浅沟槽隔离，所述衬底表面形成有氮化硅层；

在所述氮化硅层表面沉积厚度为预定值的氧化物。

4.根据权利要求1所述的方法，其特征在于，所述在衬底上形成阻挡层，包括：

通过LPCVD工艺沉积氮化硅，形成阻挡层。

5.根据权利要求1所述的方法，其特征在于，所述在阻挡层表面形成硬掩膜层，包括：

通过CVD工艺在所述阻挡层表面形成硬掩膜层；

在所述硬掩膜层上方形成DARC层。

6.根据权利要求1或5所述的方法，其特征在于，所述硬掩膜层的厚度为300000埃至400000埃。

7.根据权利要求1至6任一所述的方法，其特征在于，根据所述隔离区图案进行离子注入工艺，在所述衬底中形成隔离区之后，所述方法还包括：

通过湿法腐蚀工艺去除所述硬掩膜层；

通过湿法腐蚀工艺去除所述阻挡层；

以衬底表面的氮化硅层为停止面，对所述衬底进行CMP处理。

8.一种半导体器件结构，其特征在于，包括衬底，所述衬底中形成有浅沟槽隔离；

所述衬底表面形成有氮化硅层，所述氮化硅层上方为氧化层，所述氧化层上方为阻挡层；

所述阻挡层上方为硬掩膜层，所述硬掩膜层中形成有隔离区图案，所述硬掩膜层的材料为氧化物。

9.根据权利要求8所述的半导体器件结构，其特征在于，所述阻挡层的材料为氮化硅。

10.根据权利要求8所述的半导体器件结构，其特征在于，所述硬掩膜层的厚度为30000埃至40000埃。