[发明专利]用于CIS器件的隔离区形成方法、半导体器件结构

说明书

本申请公开了一种用于CIS器件的隔离区形成方法、半导体器件结构，涉及半导体制造领域。该用于CIS器件的隔离区形成方法包括在衬底上形成阻挡层；所述阻挡层下方为氧化层，所述氧化层下方为氮化硅层，所述衬底中形成有浅沟槽隔离，在所述阻挡层表面形成硬掩膜层，所述硬掩膜层的材料为氧化物；通过光刻工艺和刻蚀工艺在所述硬掩膜层中形成隔离区图案；根据所述隔离区图案进行离子注入工艺，在所述衬底中形成隔离区；解决了目前光刻胶难以满足小尺寸器件高宽深比的高能注入工艺需求的问题；达到了有效实现小尺寸器件的高能离子注入的效果。

技术领域

本申请涉及半导体制造领域，具体涉及一种用于CIS器件的隔离区形成方法、半导体器件结构。

背景技术

CIS(CMOS Image Sensor，COMS图像传感器)是一种用于将光信号转换为电信号的器件。CIS由CMOS转换电路和像素单元构成，光电二极管设置在像素单元的光敏区，光敏区的面积越大，CIS采集的光越多。

随着CIS产品中像素单元区域的尺寸不断减小，对高宽深比的高能注入工艺的要求也越来越高。像素单元的尺寸减小，隔离区的关键尺寸也随之减小，但离子注入的能量不变，因此，深宽比会做越大，对工艺能力要求更高。

在进行离子注入工艺时，非打开区域需要做成孤岛状，且离子注入一般采用硼离子高能注入。由于硼离子的原子质量小，穿透力强，在光刻工艺中硬掩膜对于深宽比的要求高，如果硬掩膜无法满足深宽比的需求，像素单元的隔离会失效。

然而，当隔离区的关键尺寸较小，光刻胶较厚时，受到光刻工艺能力和机台解析力的限制，高宽深比工艺会没有工艺窗口，且在孤岛状的光刻胶与晶圆表面张力作用下，会出现倒胶现象，即光刻胶的侧壁轮廓不直。

发明内容

为了解决相关技术中的问题，本申请提供了一种用于CIS器件的隔离区形成方法、半导体器件结构。该技术方案如下：

第一方面，本申请实施例提供了一种用于CIS器件的隔离区形成方法，该方法包括：

在衬底上形成阻挡层；阻挡层下方为氧化层，氧化层下方为氮化硅层，衬底中形成有浅沟槽隔离，

在阻挡层表面形成硬掩膜层，硬掩膜层的材料为氧化物；

通过光刻工艺和刻蚀工艺在硬掩膜层中形成隔离区图案；

根据隔离区图案进行离子注入工艺，在衬底中形成隔离区。

可选的，在衬底上形成阻挡层之前，该方法还包括：

在衬底中形成浅沟槽，衬底表面形成有氮化硅层；

沉积氧化物，在衬底中形成浅沟槽隔离；

对衬底进行CMP处理，直到有源区表面的氧化物厚度达到预定值。

可选的，衬底上形成阻挡层之前，该方法还包括：

在衬底中形成浅沟槽隔离，衬底表面形成有氮化硅层；

在氮化硅层表面沉积厚度为预定值的氧化物。

可选的，在衬底上形成阻挡层，包括：

通过LPCVD工艺沉积氮化硅，形成阻挡层。

可选的，在阻挡层表面形成硬掩膜层，包括：

通过CVD工艺在阻挡层表面形成硬掩膜层；

在硬掩膜层上方形成DARC层。

可选的，硬掩膜层的厚度为300000埃至400000埃。

可选的，根据隔离区图案进行离子注入工艺，在衬底中形成隔离区之后，该方法还包括：

通过湿法腐蚀工艺去除硬掩膜层；